home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / lsi / 542 < prev    next >
Encoding:
Internet Message Format  |  1992-08-17  |  2.5 KB
  1. Xref: sparky comp.lsi:542 comp.lsi.cad:879
  2. Path: sparky!uunet!wupost!gumby!yale!mintaka.lcs.mit.edu!ai-lab!life!tk
  3. From: tk@ai.mit.edu (Tom Knight)
  4. Newsgroups: comp.lsi,comp.lsi.cad
  5. Subject: Re: Multiported Register Files
  6. Message-ID: <TK.92Aug17213322@wheat-chex.ai.mit.edu>
  7. Date: 18 Aug 92 01:33:22 GMT
  8. References: <2A8C14C1.24975@ics.uci.edu>
  9. Sender: news@ai.mit.edu
  10. Followup-To: comp.lsi
  11. Organization: MIT Artificial Intelligence Lab
  12. Lines: 37
  13. In-reply-to: andrea@esp.ics.uci.edu's message of 14 Aug 92 20:17:06 GMT
  14.  
  15. In article <2A8C14C1.24975@ics.uci.edu> andrea@esp.ics.uci.edu (Andrea Capitanio) writes:
  16.  
  17.    From: andrea@esp.ics.uci.edu (Andrea Capitanio)
  18.    Summary: Do anybody knows anything about multiported SRAMs with more than 6 ports ?
  19.  
  20.    I'm wondering if anybody out there is aware of any implementation
  21.    of multi-port static memories with large (i.e., >= 6) # of ports
  22.    or if any reference to the topic exist.
  23.  
  24. There are a few ideas that are "well known" that should be mentioned.
  25. One is that you can duplicate the register file any number of times to
  26. make multiple read ports.  The real problem is multiple write ports.
  27. A nice arrangement is to share write bit lines across a pair of
  28. arrays, and split read bit lines between the two arrays.  Then every
  29. write is seen by both arrays, and there are independent read ports on
  30. each side of the pair of arrays.
  31.  
  32. IBM used single ended reads and writes in the RT processor.  If you
  33. know that you will do both a read and a write in a single cycle, then
  34. shared bit lines aren't a plus.  You can specialize the bit line
  35. wiring to distinguish read and write bit lines -- the read lines can
  36. get driven by large devices, and the feedback inverter, which must be
  37. overpowered by the write data, can be made small. This was in
  38. in the technical paper collection IBM published on the RT in about
  39. 1987.  I'm not sure if it ever made it into a journal.  "Romp/MMU
  40. Circuit Technology and Chip Design" R.A. DuPont, et al., p. 86, in IBM
  41. RT Personal Computer Technology, Form SA23-1057, IBM Engineering
  42. Systems Products, 472 Wheelers Farms Rd., Milford, CT 06460.
  43.  
  44. You might be amused (but probably only amused) by the paper of Rivest
  45. and Glasser "A Fast Multiport Memory Based on Single Port Memory
  46. Cells" in which they propose bulding multiport rams which handle
  47. addressing conflicts by intentionally introducing errors into the
  48. array, but only in single bit positions, such that the errors can be
  49. later corrected on a read operation.  MIT Lab for Computer Science
  50. memo TM-455 July 1991.
  51.  
  52.