home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / lsi / 533 < prev    next >
Encoding:
Text File  |  1992-08-16  |  2.8 KB  |  59 lines
  1. Newsgroups: comp.lsi
  2. Path: sparky!uunet!psgrain!percy!klic!keithl
  3. From: keithl@klic.rain.com (Keith Lofstrom)
  4. Subject: Re: Die aspect ratio.
  5. Message-ID: <1992Aug16.085641.29799@klic.rain.com>
  6. Organization: Keith Lofstrom Integrated Circuits
  7. References: <16erivINNfir@agate.berkeley.edu>
  8. Date: Sun, 16 Aug 1992 08:56:41 GMT
  9. Lines: 48
  10.  
  11. In article <16erivINNfir@agate.berkeley.edu> krste@ICSI.Berkeley.EDU (Krste Asanovic) writes:
  12. >
  13. >It seems unlikely that an irregular design such as a processor or
  14. >cache controller would map naturally to a square die floorplan.  Is
  15. >there some inherent yield or manufacturability advantage to having a
  16. >square die?  I can think of reticle size and maybe efficient wafer
  17. >tiling as two reasons.
  18. >
  19. >Rectangular die give more perimeter per unit area if a design is pad
  20. >limited. What's the largest sensible/known aspect ratio? (We've done
  21. >one processor die with an aspect ratio of 2.3:1).
  22.  
  23. If a die is core limited, a square die will be the most efficient.  Wafer
  24. tiling is more efficient, as well.  The photo process is better towards
  25. the center of the reticle, and a square die will yield and align better
  26. than a rectangular one, due to accumulated errors along the long axis
  27. of the die.
  28.  
  29. In some cases, due to step field size, cad tools, probe card limits, etc,
  30. it is difficult to make one dimension larger than a certain size.  This 
  31. means large die tend to be square.  Also, some aspects of driver design
  32. are easier if you have to do calculations of wire length, etc, for one 
  33. side dimension rather than two.  
  34.  
  35. Most standard open-tool packages are designed around square die, and with
  36. minimum wirebond lengths of 20 mils and maximum wirebond lengths of 120 mils,
  37. a die with more than 200 mils difference in side lengths will need a custom
  38. package.  Even within the 200 mil limit, the long bond wires will be more
  39. inductive on one side than the other, leading to more design work.
  40.  
  41. My last two projects were perfectly square, into a square package.  I 
  42. worry about assembly mistakes (accidental rotation of the die) though
  43. worst case we just grind a new pin 1 mark on the plastic package, or spec
  44. 4 different varieties  ;-).
  45.  
  46. The largest aspect ratio I have heard about were some Reticon CCD linear
  47. imaging arrays - these were quite long and skinny.  Tektronix made some CCD
  48. waveform sampling arrays that were pretty long, but those had to be wide
  49. enough so they wouldn't fall apart during scribe and break.  I ran an Explorer
  50. Scout group that used some of the "left-over" width for some student test
  51. projects - high school kids designing tiny (200 gate) digital circuits,
  52. kinda fun.
  53.  
  54. Keith
  55. -- 
  56. Keith Lofstrom         keithl@klic.rain.com       Voice (503)-520-1993
  57. KLIC --- Keith Lofstrom Integrated Circuits --- "Your Ideas in Silicon"
  58. Design Contracting in Bipolar and CMOS - Analog, Digital, and Power ICs
  59.