home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / lsi / 524 < prev    next >
Encoding:
Internet Message Format  |  1992-08-13  |  1.4 KB
  1. Xref: sparky comp.lsi:524 comp.lsi.cad:868 comp.lsi.testing:178
  2. Path: sparky!uunet!cs.utexas.edu!zaphod.mps.ohio-state.edu!magnus.acs.ohio-state.edu!usenet.ins.cwru.edu!agate!boom.CS.Berkeley.EDU!lazzaro
  3. From: lazzaro@boom.CS.Berkeley.EDU (John Lazzaro)
  4. Newsgroups: comp.lsi,comp.lsi.cad,comp.lsi.testing
  5. Subject: Re: High Voltage CMOS -- Prototyping ?
  6. Date: 13 Aug 1992 18:11:47 GMT
  7. Organization: University of California at Berkeley
  8. Lines: 19
  9. Distribution: inet
  10. Message-ID: <16e8l3INN5kk@agate.berkeley.edu>
  11. References: <24794@castle.ed.ac.uk>
  12. NNTP-Posting-Host: boom.cs.berkeley.edu
  13. Keywords: CMOS, Prototyping
  14.  
  15. In article <24794@castle.ed.ac.uk> gaa@castle.ed.ac.uk (G Allan) writes:
  16. >High Voltage CMOS -- Prototyping ?
  17. >
  18. >I'm looking for  silicon foundries  that provide a low volume
  19. >prototyping service for high voltage (>= 10 Volts) CMOS. 
  20. >
  21.  
  22. There's a TR out from Lincoln Labs (TR 824, Floating Gate Circuits in MOSIS,
  23. J.R. Mann) that describes techniques for doing high-voltage NFETs and PFETs
  24. in the Mosis low-noise analog process. I have fabbed the circuits from this
  25. TR and they have worked very well, providing 0-5V input levels, 0-25V output
  26. levels, with no static current consumption. I have also made bipolar drivers
  27. in this process, using a floating NPN transistor and a well resistor pullup,
  28. that worked well at 60V, but of course had considerable static current in
  29. one state.
  30.  
  31.  
  32.  
  33.  
  34.