home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / dsp / 1923 < prev    next >
Encoding:
Internet Message Format  |  1992-08-12  |  1.3 KB
  1. Path: sparky!uunet!iWarp.intel.com|inews!pima!rrao
  2. From: rrao@pima.intel.com (Ravi Rao)
  3. Newsgroups: comp.dsp
  4. Subject: Re: I860 fft performance
  5. Message-ID: <12948@inews.intel.com>
  6. Date: 12 Aug 92 18:51:05 GMT
  7. References: <713099311.0@halluc.com> <1992Aug6.125445.10704@nntp.nta.no>
  8. Sender: news@inews.intel.com
  9. Organization: Intel Corp, Chandler, AZ
  10. Lines: 29
  11.  
  12. In article <1992Aug6.125445.10704@nntp.nta.no> hlj@hal.nta.no writes:
  13. >
  14. >If the following two conditions are met:
  15. >
  16. >    1. All your data occupies less than 8 kbytes (such that all data
  17. >       is in the cache or in registers)
  18.         Obviously, you don't know about the existence of the nex-gen
  19.         860 which has 16K of data/instr cache. There are some other
  20.         instr enhancements like 'pfld.q' to make use of full b/w.
  21.  
  22. >    2. Your algorithm is such that it can be implemented in i860
  23. >       pipelined mode (which is awkward to program)
  24.         To get peak performance, you have to program most uP in 
  25.         assembly language. There is no doubt that the i860 pipeline
  26.         is hard to follow, but once you get the hang of it, its fairly
  27.         easy..............
  28.  
  29. >
  30. >***** hlj@hal.nta.no (Harald Ljo"en) expressing his private opinions ******
  31.  
  32.  
  33. --
  34. ____________________________________________________
  35. Ravi S. Rao
  36. SP1-82    Intel Corpn, Chandler, AZ
  37.  
  38. e-mail: rrao@hopi.intel.com, rrao@pima.intel.com
  39. ____________________________________________________
  40.  
  41.