home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #18 / NN_1992_18.iso / spool / comp / arch / 8962 < prev    next >
Encoding:
Internet Message Format  |  1992-08-19  |  902 b 
  1. Path: sparky!uunet!ogicse!uwm.edu!wupost!darwin.sura.net!jvnc.net!nuscc!eletanjm
  2. From: eletanjm@nuscc.nus.sg (TAN JIN MENG)
  3. Newsgroups: comp.arch
  4. Subject: Re: CACHE MISS PENALTY FOR 386/486??
  5. Message-ID: <1992Aug20.015043.7280@nuscc.nus.sg>
  6. Date: 20 Aug 92 01:50:43 GMT
  7. Article-I.D.: nuscc.1992Aug20.015043.7280
  8. References: <1992Aug19.200257.24361@nic.umass.edu>
  9. Organization: National University of Singapore
  10. Lines: 14
  11.  
  12. Let me try to *narrow* down the options.
  13.  
  14. I'm interested in order of magnitude only - I realise how difficult it
  15. might be.
  16.  
  17. Lets define a "typical AT clone" as a non memory interleave system, main
  18. memory DRAM access with 1 wait state - no other special memory access
  19. scheme and the external memory cache is implemented in a standard manner
  20. regards INTEL recommendations.
  21.  
  22. I've seen discussions on this topic re. RISC systems but have not seen
  23. one regarding x86 or 68xxx.
  24.  
  25. jin meng
  26.