Liren Large Software Subsidy 15

home *** CD-ROM | disk | FTP | other *** search

/ Liren Large Software Subsidy 15 / 15.iso / s / s205 / 1.ddi / BACKUP.001 / EXAMPLES_WB_CNTMUX_CNTMUXP.RPT < prev next >

Wrap

Text File | 1991-02-27 | 21.0 KB | 475 lines

PALASM 4.1 MACH FITR - INTERNAL RELEASE (12-21-90) (C) - COPYRIGHT ADVANCED MICRO DEVICES INC., 1990 Reading User Design (TRE File)... Flags Used: Unplace=False Max Packing=True Flags Used: Expand Small=False Expand All=False Reading Device Database ... ************************************************************************** Mach PLD Fitter - v 1.45 COUNTER FOLLOWED BY MULTIPLEXER ************************************************************************** PAIR Analysis... Pre-Placement & Equation Usage Checks... |> WARNING F170 - No Set/Reset initialization function found! Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15 *** Timing Analysis for Signals Parameter Min Max Signal List (Those having Max delay.) Tpd 1 1 O0 O1 O2 O3 O4 O5 O6 O15 Tsu 1 1 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q15 Tco 1 1 O0 O1 O2 O3 O4 O5 O6 O15 Tcr 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q15 . Key: Tpd - Combinatorial propagation delay, input to output Tsu - Combinatorial setup delay before clock Tco - Register clock to combinatorial output Tcr - Register thru combinatorial logic to setup All delay values are expressed in terms of array passes *** Device Resource Checks Available Used Remaining Clocks: 2 1 1 Pins: 38 37 1 -> 97% I/O Macro: 32 16 16 Total Macro: 32 32 0 Product Terms: 128 94 0 -> 100% MACH-PLD Resource Checks OK! Partitioning Design into Blocks... *** Last Equations Placed in Blocks Weakly - O0 O1 O2 O3 Assign - O4 O5 O6 O7 *** Block Partitioning Results Array Macros # I/O Buried Product Signal Inputs Remain Macro Logic Terms Fanout Block-> A 20 0 8 8 64 8 Block-> B 20 0 8 8 64 8 *** Block Signal List Block-> A O7 O6 O5 O4 O3 O2 O1 O0 Q0 Q1 Q2 Q3 Q4 Q5 Q7 Q6 Block-> B O15 O14 O13 O12 O11 O10 O9 O8 Q8 Q9 Q10 Q11 Q12 Q13 Q15 Q14 |> INFORMATION F050 - Device Utilization....... *: 95 % Assigning Resources... *** Macro Block Inputs Inputs> LOAD SELECT UP COUNT I5 Targets> 0(10) 1(11) 2(13) 3(32) 4(33) LOAD (I 0) -> (A 16) (B 16) SELECT (I 1) -> (A 17) (B 17) UP (I 2) -> (A 19) (B 19) COUNT (I 3) -> (A 20) (B 20) I5 (I 4) -> (A 21) *** Macro Block A I/O Macros> O0 O1 O2 O3 O4 O5 O6 O7 Targets> 0( 2) 1( 3) 2( 4) 3( 5) 4( 6) 5( 7) 6( 8) 7( 9) 8(14) 9(15) 10(16) 11(17) 12(18) 13(19) 14(20) 15(21) O0 (A 0) O1 (A 1) O2 (A 2) O3 (A 3) O4 (A 4) O5 (A 5) O6 (A 6) O7 (A 7) Buried Logic> Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Targets> 8(14) 9(15) 10(16) 11(17) 12(18) 13(19) 14(20) 15(21) Q0 (A 8) -> (A 8) Q1 (A 9) -> (A 9) Q2 (A 10) -> (A 10) Q3 (A 11) -> (A 11) Q4 (A 12) -> (A 12) Q5 (A 13) -> (A 13) Q6 (A 14) -> (A 14) Q7 (A 15) -> (A 15) *** Macro Block B I/O Macros> O8 O9 O10 O11 O12 O13 O14 O15 Targets> 0(24) 1(25) 2(26) 3(27) 4(28) 5(29) 6(30) 7(31) 8(36) 9(37) 10(38) 11(39) 12(40) 13(41) 14(42) 15(43) O8 (B 0) O9 (B 1) O10 (B 2) O11 (B 3) O12 (B 4) O13 (B 5) O14 (B 6) O15 (B 7) Buried Logic> Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15 Targets> 8(36) 9(37) 10(38) 11(39) 12(40) 13(41) 14(42) 15(43) Q8 (B 8) -> (B 8) Q9 (B 9) -> (B 9) Q10 (B 10) -> (B 10) Q11 (B 11) -> (B 11) Q12 (B 12) -> (B 12) Q13 (B 13) -> (B 13) Q14 (B 14) -> (B 14) Q15 (B 15) -> (B 15) Inputs> I6 I7 I8 I9 I10 I11 I12 I13 Targets> 8(36) 9(37) 10(38) 11(39) 12(40) 13(41) 14(42) 15(43) I6 (B 8)? I7 (B 9)? I8 (B 10)? I9 (B 11)? I10 (B 12)? I11 (B 13)? I12 (B 14)? I13 (B 15)? I6 (B 8) -> Blocked -> No Reshuffle Possible I7 (B 9) -> Blocked -> No Reshuffle Possible I8 (B 10) -> Blocked -> No Reshuffle Possible I9 (B 11) -> Blocked -> No Reshuffle Possible I10 (B 12) -> Blocked -> No Reshuffle Possible I11 (B 13) -> Blocked -> No Reshuffle Possible I12 (B 14) -> Blocked -> No Reshuffle Possible I13 (B 15) -> Blocked -> No Reshuffle Possible Inputs> I6 I7 I8 I9 I10 I11 I12 I13 Targets> 8(14) 9(15) 10(16) 11(17) 12(18) 13(19) 14(20) 15(21) I6 (A 8)? I7 (A 9)? I8 (A 10)? I9 (A 11)? I10 (A 12)? I11 (A 13)? I12 (A 14)? I13 (A 15)? I6 (A 8) -> Blocked -> No Reshuffle Possible I7 (A 9) -> Blocked -> No Reshuffle Possible I8 (A 10) -> Blocked -> No Reshuffle Possible I9 (A 11) -> Blocked -> No Reshuffle Possible I10 (A 12) -> Blocked -> No Reshuffle Possible I11 (A 13) -> Blocked -> No Reshuffle Possible I12 (A 14) -> Blocked -> No Reshuffle Possible I13 (A 15) -> Blocked -> No Reshuffle Possible * Retry Mapping I7 (A 8) -> Blocked -> No Reshuffle Possible I8 (A 9) -> Blocked -> No Reshuffle Possible I9 (A 10) -> Blocked -> No Reshuffle Possible I10 (A 11) -> Blocked -> No Reshuffle Possible I11 (A 12) -> Blocked -> No Reshuffle Possible I12 (A 13) -> Blocked -> No Reshuffle Possible I13 (A 14) -> Blocked -> No Reshuffle Possible I14 (A 15) -> Blocked -> No Reshuffle Possible I15 (B 8) -> Blocked -> No Reshuffle Possible I0 (B 9) -> Blocked -> No Reshuffle Possible I1 (B 10) -> Blocked -> No Reshuffle Possible I2 (B 11) -> Blocked -> No Reshuffle Possible I3 (B 12) -> Blocked -> No Reshuffle Possible I4 (B 13) -> Blocked -> No Reshuffle Possible I6 (B 15) -> Blocked -> No Reshuffle Possible I8 (B 14) -> Blocked -> No Reshuffle Possible |> ERROR F600 - Not all input signals were connected! (signals=15/nc=30) Try Using Expand Product Term Option I9 Unplaced I10 Unplaced I11 Unplaced I12 Unplaced I13 Unplaced I14 Unplaced I15 Unplaced I0 Unplaced I1 Unplaced I2 Unplaced I3 Unplaced I4 Unplaced I6 Unplaced I7 Unplaced I8 Unplaced *** Signals - Tabular Information Signal # P/N # (Loc) Type Logic # PT Blocks CLK 1 35 I 5 clock pin . COUNT 2 32 I 3 input . AB UP 3 13 I 2 input . AB LOAD 4 10 I 0 input . AB SELECT 5 11 I 1 input . AB I0 6 0 .?. input . A I1 7 0 .?. input . A I2 8 0 .?. input . A I3 9 0 .?. input . A I4 10 0 .?. input . A I5 11 33 I 4 input . A I6 12 0 .?. input . A I7 13 0 .?. input . A I8 14 0 .?. input . B I9 15 0 .?. input . B I10 16 0 .?. input . B I11 17 0 .?. input . B I12 18 0 .?. input . B I13 19 0 .?. input . B I14 20 0 .?. input . B I15 21 0 .?. input . B O0 22 2 A 0 i/o pin comb 2 O1 23 3 A 1 i/o pin comb 2 O2 24 4 A 2 i/o pin comb 2 O3 25 5 A 3 i/o pin comb 2 O4 26 6 A 4 i/o pin comb 2 O5 27 7 A 5 i/o pin comb 2 O6 28 8 A 6 i/o pin comb 2 O7 29 9 A 7 i/o pin comb 2 O8 30 24 B 0 i/o pin comb 2 O9 31 25 B 1 i/o pin comb 2 O10 32 26 B 2 i/o pin comb 2 O11 33 27 B 3 i/o pin comb 2 O12 34 28 B 4 i/o pin comb 2 O13 35 29 B 5 i/o pin comb 2 O14 36 30 B 6 i/o pin comb 2 O15 37 31 B 7 i/o pin comb 2 Q0 38 10 A 8 buried d-ff 3 A Q1 39 11 A 9 buried t-ff 4 A Q2 40 12 A 10 buried t-ff 4 A Q3 41 13 A 11 buried t-ff 4 A Q4 42 14 A 12 buried t-ff 4 A Q5 43 15 A 13 buried t-ff 4 A Q6 44 16 A 14 buried t-ff 4 A Q7 45 17 A 15 buried t-ff 4 A Q8 46 26 B 8 buried d-ff 3 B Q9 47 27 B 9 buried t-ff 4 B Q10 48 28 B 10 buried t-ff 4 B Q11 49 29 B 11 buried t-ff 4 B Q12 50 30 B 12 buried t-ff 4 B Q13 51 31 B 13 buried t-ff 4 B Q14 52 32 B 14 buried t-ff 4 B Q15 53 33 B 15 buried t-ff 4 B . Key: P/N # - Pin/Node Number .?. - Signal Unplaced (Loc) - Macrocell Location (Block & Cell) # PT - Number of used product terms in logic Blocks- Device blocks driven by signal comb - Combinatorial logic function d-ff - D-Type Flip-flop t-ff - T-Type Flip-flop *** Signals - Equations Where Used Signal Source Fanout List CLK COUNT: Q0 Q1 Q2 Q3 : Q4 Q5 Q6 Q7 : Q8 Q9 Q10 Q11 : Q12 Q13 Q14 Q15 {AAAA AAAA BBBB BBBB} UP: Q1 Q2 Q3 Q4 : Q5 Q6 Q7 Q9 : Q10 Q11 Q12 Q13 : Q14 Q15 {AAAA AAAB BBBB BB} LOAD: Q0 Q1 Q2 Q3 : Q4 Q5 Q6 Q7 : Q8 Q9 Q10 Q11 : Q12 Q13 Q14 Q15 {AAAA AAAA BBBB BBBB} SELECT: O0 O1 O2 O3 : O4 O5 O6 O7 : O8 O9 O10 O11 : O12 O13 O14 O15 {AAAA AAAA BBBB BBBB} I0: O0 Q0 {AA} I1: O1 Q1 {AA} I2: O2 Q2 {AA} I3: O3 Q3 {AA} I4: O4 Q4 {AA} I5: O5 Q5 {AA} I6: O6 Q6 {AA} I7: O7 Q7 {AA} I8: O8 Q8 {BB} I9: O9 Q9 {BB} I10: O10 Q10 {BB} I11: O11 Q11 {BB} I12: O12 Q12 {BB} I13: O13 Q13 {BB} I14: O14 Q14 {BB} I15: O15 Q15 {BB} Q0: O0 Q0 Q1 Q2 : Q3 Q4 Q5 Q6 : Q7 {AAAA AAAA A} Q1: O1 Q1 Q2 Q3 : Q4 Q5 Q6 Q7 {AAAA AAAA} Q2: O2 Q2 Q3 Q4 : Q5 Q6 Q7 {AAAA AAA} Q3: O3 Q3 Q4 Q5 : Q6 Q7 {AAAA AA} Q4: O4 Q4 Q5 Q6 : Q7 {AAAA A} Q5: O5 Q5 Q6 Q7 {AAAA} Q6: O6 Q6 Q7 {AAA} Q7: O7 Q7 {AA} Q8: O8 Q8 Q9 Q10 : Q11 Q12 Q13 Q14 : Q15 {BBBB BBBB B} Q9: O9 Q9 Q10 Q11 : Q12 Q13 Q14 Q15 {BBBB BBBB} Q10: O10 Q10 Q11 Q12 : Q13 Q14 Q15 {BBBB BBB} Q11: O11 Q11 Q12 Q13 : Q14 Q15 {BBBB BB} Q12: O12 Q12 Q13 Q14 : Q15 {BBBB B} Q13: O13 Q13 Q14 Q15 {BBBB} Q14: O14 Q14 Q15 {BBB} Q15: O15 Q15 {BB} *** Outputs with no feedback O0 O1 O2 O3 O4 O5 O6 O7 O8 O9 O10 O11 O12 O13 O14 O15 *** Feedback Map - COUNTER FOLLOWED BY MULTIPLEXER Gbl Inp .--. I/O .--+--A--+--. I/O I/O .--+--B--+--. I/O | 0| | 0| |21| I5 | 0| |21| | 1| | 1| |20| COUNT | 1| |20| COUNT | 2| | 2| |19| UP | 2| |19| UP | 3| | 3| |18| | 3| |18| | 4| | 4| |17| SELECT | 4| |17| SELECT | 5| | 5| |16| LOAD | 5| |16| LOAD '--' | 6| |15: Q7 | 6| |15: Q15 | 7| |14: Q6 | 7| |14: Q14 Q0 : 8| |13: Q5 Q8 : 8| |13: Q13 Q1 : 9| |12: Q4 Q9 : 9| |12: Q12 Q2 :10| |11: Q3 Q10 :10| |11: Q11 '--+-u--u+--' '--+-u--u+--' *** Logic Map - COUNTER FOLLOWED BY MULTIPLEXER Gbl Inp .--. I/O .--+--A--+--. I/O I/O .--+--B--+--. I/O LOAD| 0| O0 | 0| 2 |21| O8 | 0| 2 |21| SELECT| 1| O1 | 1| 2 |20| O9 | 1| 2 |20| UP| 2| O2 | 2| 2 |19| O10 | 2| 2 |19| COUNT| 3| O3 | 3| 2 |18| O11 | 3| 2 |18| I5| 4| O4 | 4| 2 |17| O12 | 4| 2 |17| CLK| 5| O5 | 5| 2 |16| O13 | 5| 2 |16| '--' O6 | 6| 2 4|15| Q7 O14 | 6| 2 4|15| Q15 O7 | 7| 2 4|14| Q6 O15 | 7| 2 4|14| Q14 Q0 | 8| 3 4|13| Q5 Q8 | 8| 3 4|13| Q13 Q1 | 9| 4 4|12| Q4 Q9 | 9| 4 4|12| Q12 Q2 |10| 4 4|11| Q3 Q10 |10| 4 4|11| Q11 '--+-u--u+--' '--+-u--u+--' The Design Doc is stored in ===> Cntmux.Rpt %% FITR %% Error Count: 1, Warning Count: 1 %% FITR %% File Processing Terminated. - File: Cntmux (30 nc)