home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 15 / 15.iso / s / s205 / 1.ddi / BACKUP.001 / EXAMPLES_CB_SAMPLES_LA_RPL.PDS < prev    next >
Encoding:
Text File  |  1991-02-27  |  4.2 KB  |  137 lines
  1. TITLE    Logic Analyzer States
  2. PATTERN  
  3. REVISION 
  4. AUTHOR   john davis
  5. COMPANY  SIVAD for AMD
  6. DATE     10/15/90
  7. CHIP     _LA_RPL         MACH110 
  8.  
  9. ;---------------------------------- PIN Declarations ---------------
  10. PIN  ?  /POR    COMBINATORIAL            ; Power On Reset
  11. NODE 1 POR_INIT
  12. PIN  35 CLK1                            ; Default Clock on pin 35
  13. PIN  ?  K_CLK COMBINATORIAL             ; 
  14.  
  15. PIN  ?  MSW[0] REGISTERED                 ; 
  16. PIN  ?  MSW[1] REGISTERED                 ; 
  17. PIN  ?  MSW[2] REGISTERED                 ; 
  18. PIN  ?  MSW[3] REGISTERED                 ; 
  19. PIN  ?  MSW[4] REGISTERED                 ; 
  20. PIN  ?  MSW[5] REGISTERED                 ; 
  21. PIN  ?  MSW[6] REGISTERED                 ; 
  22. PIN  ?  MSW[7] REGISTERED                 ; 
  23. PIN  ?  MSW[8] REGISTERED                 ; 
  24. PIN  ?  MSW[9] REGISTERED                 ; 
  25. PIN  ?  MSW[10] REGISTERED                ; 
  26. PIN  ?  MSW[11] REGISTERED                ; 
  27. PIN  ?  MSW[13] REGISTERED                ; 
  28. PIN  ?  MSW[14] REGISTERED                ; 
  29. PIN  ?  MSW[15] REGISTERED                ; 
  30. PIN  ?  REQ    REGISTERED                 ; 
  31. PIN  ?  RPL    REGISTERED                 ; 
  32. PIN  ?  HIT   COMBINATORIAL               ; 
  33. PIN  ?  TC    COMBINATORIAL               ; 
  34. PIN  ?  ON    COMBINATORIAL              ; 
  35.  
  36. PIN ?  K0 REGISTERED                   ; 
  37. PIN ?  K1 REGISTERED                   ; 
  38. PIN ?  K2 REGISTERED                   ; 
  39. PIN ?  K3 REGISTERED                   ; 
  40. ;NODE ?  K0 REGISTERED                   ; 
  41. ;NODE ?  K1 REGISTERED                   ; 
  42. ;NODE ?  K2 REGISTERED                   ; 
  43. ;NODE ?  K3 REGISTERED                   ; 
  44. PIN ?  K_C0_0 REGISTERED                 ; 
  45. PIN ?  K_C0_1 REGISTERED                 ; 
  46. PIN ?  K_C1   REGISTERED                 ; 
  47. ;NODE ?  K_C1   REGISTERED                 ; 
  48. PIN ?  K_C2_0 REGISTERED                 ; 
  49. PIN ?  K_C2_1 REGISTERED                 ; 
  50. PIN ?  K_C3 REGISTERED                   ; 
  51. PIN ?  K_C4 REGISTERED                   ; 
  52. ;NODE ?  K_C2_0 REGISTERED                 ; 
  53. ;NODE ?  K_C2_1 REGISTERED                 ; 
  54. ;NODE ?  K_C3 REGISTERED                   ; 
  55. ;NODE ?  K_C4 REGISTERED                   ; 
  56.  
  57. ;       
  58. ;STRING DECLARATIONS.
  59. STRING GL '(MSW[0])'
  60. STRING DL '(MSW[1])'
  61. STRING BF '(MSW[2])'
  62. STRING TR0 'MSW[3]'
  63. STRING TR1 'MSW[4]'
  64. STRING TR2 'MSW[5]'
  65. STRING ST '(MSW[6])'
  66. STRING XCK '(MSW[7])'
  67. STRING TG '(MSW[8])'
  68. STRING SM '(MSW[9])'
  69. STRING XS '(MSW[10])'                ;External Sync Input
  70. STRING CS '(MSW[11])'
  71. STRING EQ '(MSW[12])'
  72. STRING TA '(MSW[13)'
  73. STRING TD '(MSW[14])'
  74. STRING RUN '(MSW[15])'
  75.  
  76. STRING S_K0  '/K3*/K2*/K1*/K0'        ;Main Control State Bits
  77. STRING S_K1  '/K3*/K2*/K1* K0'
  78. STRING S_K2  '/K3*/K2* K1*/K0'
  79. STRING S_K3  '/K3*/K2* K1* K0'
  80. STRING S_K4  '/K3* K2*/K1*/K0'
  81. STRING S_K5  '/K3* K2*/K1* K0'
  82. STRING S_K6  '/K3* K2* K1*/K0'
  83. STRING S_K7  '/K3* K2* K1* K0'
  84. STRING S_K8  ' K3*/K2*/K1*/K0'
  85.  
  86. STRING S_C0_0  '/K_C0_1*/K_C0_0'        ;C0 Control State Definition
  87. STRING S_C0_1  '/K_C0_1* K_C0_0'
  88. STRING S_C0_2  ' K_C0_1*/K_C0_0'
  89. STRING S_C0_3  ' K_C0_1* K_C0_0'
  90.  
  91.  
  92. STRING S_TDD    '/TR2*/TR1*/TR0'        ;Operational Mode Bits
  93. STRING S_TTD    '/TR2*/TR1* TR0'
  94. STRING S_TAD    '/TR2* TR1*/TR0'
  95. STRING S_TBD     '/TR2* TR1* TR0'
  96. STRING S_LD_RG     ' TR2*/TR1*/TR0'
  97. STRING S_LD_AT     ' TR2*/TR1* TR0'
  98. STRING S_LSA     '(S_TDD+S_TTD+S_TAD+S_TBD)'
  99. STRING S_SET     '(S_LD_RG+S_LD_AT)'
  100.  
  101. STRING S_C1_0 '/K_C1'
  102. STRING S_C1_1 ' K_C1'
  103. STRING S_C2_0 '/K_C2_1*/K_C2_0'    ;C2 Control State Definition
  104. STRING S_C2_1 '/K_C2_1* K_C2_0'
  105. STRING S_C2_2 ' K_C2_1*/K_C2_0'
  106. STRING S_C3_0 '/K_C3'        ;C3 Control State Definition
  107. STRING S_C3_1 ' K_C3'
  108. STRING S_C4_0 '/K_C4'        ;C4 Control State Definition
  109. STRING S_C4_1 ' K_C4'
  110.  
  111. ;---------------------------------- Pin Declarations ---------------
  112.  
  113. EQUATIONS
  114. POR_INIT.RSTF = POR
  115. ON = /POR*RUN
  116.  
  117. STATE
  118.  
  119. MOORE_MACHINE            ;Main  Trace Control State Machine
  120.  
  121. M_RPL_0  = /RPL
  122. M_RPL_1  = RPL
  123.  
  124. M_RPL_0 := S_CYC -> M_RPL_1        ;Main Cycle transition
  125.         +-> M_RPL_0
  126.  
  127. M_RPL_1 := S_RPL -> M_RPL_0        ;Reply 
  128.         +  N_RPL -> M_RPL_1
  129.         +-> M_RPL_0
  130.  
  131. ;---------------------------- CONDITIONs Sub Segment ------------
  132. CONDITIONS
  133. S_RPL =   /POR*S_LSA*RPL*ON
  134. N_RPL =   /POR*S_LSA*/RPL*ON
  135. S_CYC =   /POR*S_LSA*(S_C0_3+S_C1_1*HIT+S_C3_1*TC)
  136.  
  137.