home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 15 / 15.iso / s / s205 / 1.ddi / BACKUP.001 / EXAMPLES_CB_SAMPLES_LA_KMAIN.PDS < prev    next >
Encoding:
PALASM Design Description  |  1991-02-27  |  4.4 KB  |  169 lines
  1. ;PALASM Design Description
  2.  
  3. ;---------------------------------- Declaration Segment ------------
  4. TITLE    Logic Analyzer States
  5. PATTERN  
  6. REVISION 
  7. AUTHOR   john davis
  8. COMPANY  SIVAD for AMD
  9. DATE     10/15/90
  10.  
  11. CHIP  _la_state  MACH110
  12.  
  13. ;---------------------------------- PIN Declarations ---------------
  14. PIN  ?  /POR    COMBINATORIAL            ; Power On Reset
  15. NODE 1 POR_INIT
  16. PIN  35 CLK1                            ; Default Clock on pin 35
  17. PIN  ?  K_CLK COMBINATORIAL             ; 
  18.  
  19. PIN  ?  MSW[1] REGISTERED                 ; 
  20. PIN  ?  MSW[2] REGISTERED                 ; 
  21. PIN  ?  MSW[3] REGISTERED                 ; 
  22. PIN  ?  MSW[4] REGISTERED                 ; 
  23. PIN  ?  MSW[5] REGISTERED                 ; 
  24. PIN  ?  MSW[6] REGISTERED                 ; 
  25. PIN  ?  MSW[7] REGISTERED                 ; 
  26. PIN  ?  MSW[8] REGISTERED                 ; 
  27. PIN  ?  MSW[9] REGISTERED                 ; 
  28. PIN  ?  MSW[10] REGISTERED                ; 
  29. PIN  ?  MSW[11] REGISTERED                ; 
  30. PIN  ?  MSW[13] REGISTERED                ; 
  31. PIN  ?  MSW[14] REGISTERED                ; 
  32. PIN  ?  MSW[15] REGISTERED                ; 
  33. PIN  ?  REQ        REGISTERED                ; 
  34. PIN  ?  RPL        REGISTERED                ; 
  35. PIN  ?  GO     COMBINATORIAL             ; 
  36. PIN  ?  DONE COMBINATORIAL           ; 
  37. PIN  ?  HIT COMBINATORIAL             ; 
  38.  
  39. ;************ BURIED REGISTERS ********************
  40. NODE ?  K0 REGISTERED                     ; 
  41. NODE ?  K1 REGISTERED                     ; 
  42. NODE ?  K2 REGISTERED                     ; 
  43. NODE ?  K3 REGISTERED                     ; 
  44. NODE ?  K_C1 REGISTERED                   ; 
  45. NODE ?  K_C2_0 REGISTERED                 ; 
  46. NODE ?  K_C2_1 REGISTERED                 ; 
  47. NODE ?  K_C3 REGISTERED                   ; 
  48. PIN ?  K_C4 REGISTERED                   ; 
  49. ;       
  50. ;STRING DECLARATIONS.
  51. STRING GL '(MSW[0])'
  52. STRING DL '(MSW[1])'
  53. STRING BF '(MSW[2])'
  54. STRING TR0 'MSW[3]'
  55. STRING TR1 'MSW[4]'
  56. STRING TR2 'MSW[5]'
  57. STRING ST '(MSW[6])'
  58. STRING XCK '(MSW[7])'
  59. STRING TG '(MSW[8])'
  60. STRING SM '(MSW[9])'
  61. STRING XS '(MSW[10])'                ;External Sync Input
  62. STRING CS '(MSW[11])'
  63. STRING EQ '(MSW[12])'
  64. STRING TA '(MSW[13)'
  65. STRING TD '(MSW[14])'
  66. STRING RUN '(MSW[15])'
  67.  
  68. STRING S_K0  '/POR*RUN*/K3*/K2*/K1*/K0'        ;Main Control State Bits
  69. STRING S_K1  '/POR*RUN*/K3*/K2*/K1* K0'
  70. STRING S_K2  '/POR*RUN*/K3*/K2* K1*/K0'
  71. STRING S_K3  '/POR*RUN*/K3*/K2* K1* K0'
  72. STRING S_K4  '/POR*RUN*/K3* K2*/K1*/K0'
  73. STRING S_K5  '/POR*RUN*/K3* K2*/K1* K0'
  74. STRING S_K6  '/POR*RUN*/K3* K2* K1*/K0'
  75. STRING S_K7  '/POR*RUN*/K3* K2* K1* K0'
  76. STRING S_K8  '/POR*RUN* K3*/K2*/K1*/K0'
  77.  
  78. STRING S_K_C4  ' K_C4'
  79.  
  80.  
  81. STRING S_TDD    '/TR2*/TR1*/TR0'        ;Operational Mode Bits
  82. STRING S_TTD    '/TR2*/TR1* TR0'
  83. STRING S_TAD    '/TR2* TR1*/TR0'
  84. STRING S_TBD     '/TR2* TR1* TR0'
  85. STRING S_LD_RG     ' TR2*/TR1*/TR0'
  86. STRING S_LD_AT     ' TR2*/TR1* TR0'
  87. STRING S_LSA     '(S_TDD+S_TTD+S_TAD+S_TBD)'
  88. STRING S_SET     '(S_LD_RG+S_LD_AT)'
  89. ;------------------- Boolean Equation Segment ------
  90. EQUATIONS
  91.  
  92. ;------------ Initialization 
  93. POR_INIT.RSTF=POR
  94. ;-----------------------Operation--------------------------
  95. STATE
  96.  
  97.  
  98. M_K0  = /K3*/K2*/K1*/K0         ;Main Control State Definition
  99. M_K1  = /K3*/K2*/K1* K0 
  100. M_K2  = /K3*/K2* K1*/K0 
  101. M_K3  = /K3*/K2* K1* K0 
  102. M_K4  = /K3* K2*/K1*/K0 
  103. M_K5  = /K3* K2*/K1* K0 
  104. M_K6  = /K3* K2* K1*/K0 
  105. M_K7  = /K3* K2* K1* K0 
  106. M_K8  =  K3*/K2*/K1*/K0
  107.  
  108.  
  109. MEALY_MACHINE            ;Main  Trace Control State Machine
  110.  
  111. M_K0 := START -> M_K1
  112.         +-> M_K0;
  113.  
  114. M_K1 := N_ACK -> M_K2
  115.         + T_ACK -> M_K1
  116.         + CLR_X -> M_K0
  117.         +-> M_K1;
  118.  
  119. M_K2 := N_ACK -> M_K3
  120.         + T_ACK -> M_K2
  121.         + CLR_X -> M_K0
  122.         +-> M_K2;
  123.  
  124. M_K3 := N_ACK -> M_K4
  125.         + T_ACK -> M_K3
  126.         + CLR_X -> M_K0
  127.         +-> M_K3;
  128.  
  129. M_K4 := N_ACK -> M_K5
  130.         + T_ACK -> M_K4
  131.         + CLR_X -> M_K0
  132.         +-> M_K4;
  133.  
  134. M_K5 := N_ACK -> M_K6
  135.         + T_ACK -> M_K5
  136.         + CLR_X -> M_K0
  137.         +-> M_K5;
  138.  
  139. M_K6 := N_ACK -> M_K7
  140.         + T_ACK -> M_K6
  141.         + CLR_X -> M_K0
  142.         +-> M_K6;
  143.  
  144. M_K7 := N_ACK -> M_K8
  145.         + T_ACK -> M_K7
  146.         + CLR_X -> M_K0
  147.         +-> M_K7;
  148.  
  149. M_K8 := N_ACK -> M_K0
  150.         + T_ACK -> M_K8
  151.         + CLR_X -> M_K0
  152.         +-> M_K8;
  153.  
  154. ;-----------------------Outputs--------------------------
  155. CONDITIONS
  156. START = /POR*GO*/DONE*S_LSA
  157. TDD = /TR2*/TR1*/TR0        ;Operational Mode Bits
  158. TTD = /TR2*/TR1* TR0
  159. TAD = /TR2* TR1*/TR0
  160. TBD = /TR2* TR1* TR0
  161.  
  162. T_ACK= /POR*GO*/K_C4*REQ*/RPL*S_LSA
  163. N_ACK= /POR*GO*/K_C4*RPL*S_LSA
  164.  
  165. CLR_X =      /POR*S_K_C4
  166. ;----------------------------------- Simulation Segment ------------
  167.  
  168.  
  169.