home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 15 / 15.iso / s / s205 / 1.ddi / BACKUP.001 / EXAMPLES_CB_SAMPLES_LA_C4.PDS < prev    next >
Encoding:
PALASM Design Description  |  1991-02-27  |  3.7 KB  |  119 lines
  1. ;PALASM Design Description
  2.  
  3. ;---------------------------------- Declaration Segment ------------
  4. TITLE    Logic Analyzer States
  5. PATTERN  
  6. REVISION 
  7. AUTHOR   john davis
  8. COMPANY  SIVAD for AMD
  9. DATE     10/15/90
  10.  
  11. CHIP  _la_state  MACH110
  12.  
  13. ;---------------------------------- PIN Declarations ---------------
  14. PIN  ?  /POR    COMBINATORIAL            ; Power On Reset
  15. NODE 1 POR_INIT
  16. PIN  35 CLK1                            ; Default Clock on pin 35
  17. PIN  ?  K_CLK COMBINATORIAL             ; 
  18.  
  19. PIN  ?  MSW[0] REGISTERED                 ; 
  20. PIN  ?  MSW[1] REGISTERED                 ; 
  21. PIN  ?  MSW[2] REGISTERED                 ; 
  22. PIN  ?  MSW[3] REGISTERED                 ; 
  23. PIN  ?  MSW[4] REGISTERED                 ; 
  24. PIN  ?  MSW[5] REGISTERED                 ; 
  25. PIN  ?  MSW[6] REGISTERED                 ; 
  26. PIN  ?  MSW[7] REGISTERED                 ; 
  27. PIN  ?  MSW[8] REGISTERED                 ; 
  28. PIN  ?  MSW[9] REGISTERED                 ; 
  29. PIN  ?  MSW[10] REGISTERED                ; 
  30. PIN  ?  MSW[11] REGISTERED                ; 
  31. PIN  ?  MSW[13] REGISTERED                ; 
  32. PIN  ?  MSW[14] REGISTERED                ; 
  33. PIN  ?  MSW[15] REGISTERED                ; 
  34. PIN  ?  ACK    REGISTERED                 ; 
  35. PIN  ?  HIT    COMBINATORIAL              ; 
  36.  
  37. PIN ?  K0 REGISTERED                   ; 
  38. PIN ?  K1 REGISTERED                   ; 
  39. PIN ?  K2 REGISTERED                   ; 
  40. PIN ?  K3 REGISTERED                   ; 
  41. ;NODE ?  K0 REGISTERED                   ; 
  42. ;NODE ?  K1 REGISTERED                   ; 
  43. ;NODE ?  K2 REGISTERED                   ; 
  44. ;NODE ?  K3 REGISTERED                   ; 
  45. NODE ?  K_C0_0 REGISTERED                 ; 
  46. NODE ?  K_C0_1 REGISTERED                 ; 
  47. NODE ?  K_C1   REGISTERED                 ; 
  48. NODE ?  K_C2_0 REGISTERED                 ; 
  49. NODE ?  K_C2_1 REGISTERED                 ; 
  50. NODE ?  K_C3 REGISTERED                   ; 
  51. NODE ?  K_C4 REGISTERED                   ; 
  52.  
  53. ;STRING DECLARATIONS.
  54. STRING GL '(MSW[0])'
  55. STRING DL '(MSW[1])'
  56. STRING BF '(MSW[2])'
  57. STRING TR0 'MSW[3]'
  58. STRING TR1 'MSW[4]'
  59. STRING TR2 'MSW[5]'
  60. STRING ST '(MSW[6])'
  61. STRING XCK '(MSW[7])'
  62. STRING TG '(MSW[8])'
  63. STRING SM '(MSW[9])'
  64. STRING XS '(MSW[10])'
  65. STRING CS '(MSW[11])'
  66. STRING EQ '(MSW[12])'
  67. STRING TA '(MSW[13])'
  68. STRING TD '(MSW[14])'
  69. STRING RUN 'MSW[15]'
  70.  
  71.  
  72. STRING S_K0  '/POR*RUN*/K3*/K2*/K1*/K0'        ;Main Control State Bits
  73. STRING S_K1  '/POR*RUN*/K3*/K2*/K1* K0'
  74. STRING S_K2  '/POR*RUN*/K3*/K2* K1*/K0'
  75. STRING S_K3  '/POR*RUN*/K3*/K2* K1* K0'
  76. STRING S_K4  '/POR*RUN*/K3* K2*/K1*/K0'
  77. STRING S_K5  '/POR*RUN*/K3* K2*/K1* K0'
  78. STRING S_K6  '/POR*RUN*/K3* K2* K1*/K0'
  79. STRING S_K7  '/POR*RUN*/K3* K2* K1* K0'
  80. STRING S_K8  '/POR*RUN* K3*/K2*/K1*/K0'
  81. STRING S_K9  '/POR*RUN* K3*/K2*/K1*/K0'
  82. STRING S_KA  '/POR*RUN* K3*/K2* K1* K0'
  83. STRING S_KB  '/POR*RUN* K3*/K2* K1*/K0'
  84. STRING S_KC  '/POR*RUN* K3* K2*/K1* K0'
  85. STRING S_KD  '/POR*RUN* K3* K2*/K1*/K0'
  86. STRING S_KE  '/POR*RUN* K3* K2* K1* K0'
  87. STRING S_KF  '/POR*RUN* K3* K2* K1*/K0'
  88.  
  89. STRING S_TDD    '/TR2*/TR1*/TR0'        ;Operational Mode Bits
  90. STRING S_TTD    '/TR2*/TR1* TR0'
  91. STRING S_TAD    '/TR2* TR1*/TR0'
  92. STRING S_TBD     '/TR2* TR1* TR0'
  93. STRING S_LD_RG     ' TR2*/TR1*/TR0'
  94. STRING S_LD_AT     ' TR2*/TR1* TR0'
  95. STRING S_LSA     '(S_TDD+S_TTD+S_TAD+S_TBD)'
  96. STRING S_SET     '(S_LD_RG+S_LD_AT)'
  97. ;----------------------------------- Boolean Equation Segment ------
  98. EQUATIONS
  99.  
  100. STATE
  101.  
  102. M_C4_0  = /K_C4        ;C4 Control State Definition
  103. M_C4_1  =  K_C4
  104.  
  105. MOORE_MACHINE            ;Main  Trace Control State Machine
  106.  
  107. M_C4_0 := CLR_STATE -> M_C4_1
  108.         +-> M_C4_0;
  109.  
  110. M_C4_1 := VCC -> M_C4_0
  111.         +-> M_C4_0;
  112.  
  113. ;---------------------------- CONDITIONs Sub Segment ------------
  114.  
  115. CONDITIONS
  116.  
  117. CLR_STATE = S_TDD* S_K5+ S_TTD* S_K4+ S_TAD* S_K5+ S_TBD* S_K6
  118.  
  119.