home *** CD-ROM | disk | FTP | other *** search
/ Liren Large Software Subsidy 15 / 15.iso / s / s205 / 1.ddi / BACKUP.001 / DOC_LREF_LR4.DOC < prev    next >
Encoding:
Text File  |  1991-03-06  |  9.1 KB  |  239 lines
  1. ≡
  2. CASE
  3. Overview
  4. This is the keyword of a statement that provides a condition-testing
  5. structure for Boolean equations that is more efficient than nesting
  6. IF-THEN-ELSE statements for each condition.  The CASE statement more
  7. efficiently supports multiple values than the nested IF-THEN-ELSE
  8. statement.
  9.  
  10. For additional details about specifying outputs in CASE and
  11. IF-THEN-ELSE statements, refer to the PALASM 4 User's Manual, Chapter
  12. 10, introduction.
  13.  
  14. Syntax───────────────────────────────────────────────────────────────
  15.  
  16.                    CASE (Condition signals)
  17.                    BEGIN
  18.                    Value:   BEGIN
  19.                                 Action statement
  20.                             END
  21.                    Value:   BEGIN
  22.                                 Action statement
  23.                             END
  24.                    Keyword: BEGIN
  25.                                 Action statement
  26.                             END
  27.                    END
  28.  
  29. ─────────────────────────────────────────────────────────────────────
  30.  
  31. Device support:  All PLD devices.
  32. ·
  33. Syntax
  34. You can only use the CASE statement in the equations segment of
  35. Boolean designs.
  36.  
  37. Syntax───────────────────────────────────────────────────────────────
  38.  
  39.                    CASE (Condition signals)
  40.                    BEGIN
  41.                    Value:   BEGIN
  42.                                 Action statement
  43.                             END
  44.                    Value:   BEGIN
  45.                                 Action statement
  46.                             END
  47.                    Keyword: BEGIN
  48.                                 Action statement
  49.                             END
  50.                    END
  51. Example──────────────────────────────────────────────────────────────
  52.  
  53.                    CASE (A,D)
  54.                    BEGIN
  55.                    0: BEGIN
  56.                          C = A * B
  57.                       END
  58.                    3: BEGIN
  59.                          C = A + B
  60.                       END
  61.                    2: BEGIN
  62.                          C = 1
  63.                       END
  64.                    OTHERWISE: BEGIN
  65.                          C = 0
  66.                       END
  67.                    END
  68. ─────────────────────────────────────────────────────────────────────
  69. ·
  70. Definitions
  71.  
  72. You can use GROUP, STRING, and VECTOR notation in a CASE statement.
  73.  
  74. Condition       Defines a set of signals that will be tested against a
  75. Signals         list of values to determine which of the actions in
  76.                 following statements should be implemented.
  77.  
  78.                 The set is concatenated into a single binary value
  79.                 using signal values as individual bits.  Each signal
  80.                 value in the set is represented by a name and has a
  81.                 binary value of either 0 or 1.  Each signal name can
  82.                 be either an input or an output.  The following rules
  83.                 must be observed.
  84.  
  85.                 ■  Follow the keyword in a CASE statement with the
  86.                    condition signals.
  87.  
  88.                 ■  Enclose signal names or vector notation in
  89.                    parentheses separated by commas: for example,
  90.                    (A,B,C[0..4])
  91.  
  92.                    Important: Signal names or vector notation must be
  93.                    separated by commas.
  94.  
  95.                 ■  Define each signal name or vector notation and it's
  96.                    value in a pin or node statement in the declaration
  97.                    segment.
  98.  
  99. Value           Define the constant from the following action
  100.                 statement.  This value will be tested against the
  101.                 present value of the condition signals to determine
  102.                 whether that action is taken or skipped.  The rules
  103.                 below apply.
  104.  
  105.                 ■  The value can be any constant; however, do not
  106.                    duplicate values.  The default constant is decimal.
  107.                    Non-decimal constants are expressed with the
  108.                    following prefixes.#b Binary#h Hexadecimal#o
  109.                    OctalAll values are converted to binary during
  110.                    compilation.
  111.  
  112.                 ■  The value must end with a colon and precede an
  113.                    action statement.
  114.  
  115. Action          Defines the logic for a particular condition-signal
  116. Statement       value.  This logic is implemented when the value
  117.                 preceding this statement matches the current value of
  118.                 the condition signals.  The following rules apply.
  119.  
  120.                 ■  Precede each action statement with a value.
  121.  
  122.                 ■  Enclose each statement with BEGIN and END.
  123.  
  124.                 Action statements inside the BEGIN-END block can be
  125.                 any expression that is valid within the equations
  126.                 section of the design.
  127.  
  128.                 An action is a series of any PALASM statements that
  129.                 are legal within the equations section.
  130.  
  131. Otherwise       Use this keyword to identify the beginning of an
  132.                 optional statement that indicates the action for
  133.                 default values of the CASE statement.  When you define
  134.                 every possible value, you do not need this statement.
  135.                 However, any unspecified conditions are assumed to be
  136.                 "don't care"; they are not assumed to be false.
  137.                 Signals for which default conditions are not specified
  138.                 are eliminated from the design during the logic
  139.                 reduction process.
  140.  
  141.                 The otherwise statement generates the condition as
  142.                 identified and shown below.
  143.  
  144.                 ■  OR all conditions for values defined in action
  145.                    statements before this statement.
  146.  
  147.                 ■  Complement the entire OR term, then AND it with the
  148.                    right side of the Otherwise statement.
  149.  
  150.                    CASE (A,D)
  151.                     BEGIN
  152.                          0: BEGIN
  153.                                 C = A * B
  154.                             END
  155.                          3: BEGIN
  156.                                 C = A + B
  157.                             END
  158.                          2: BEGIN
  159.                                 C = 1
  160.                             END
  161.                          OTHERWISE: BEGIN
  162.                                 C = 0
  163.                             END
  164.                     END
  165.  
  166.                 At each clock cycle, or anytime the signals change,
  167.                 the condition signals (A,B) are evaluated.  When the
  168.                 value of the signals matches the value in one of
  169.                 the following action statements, the logic defined
  170.                 in that statement is implemented.  Otherwise, C = 0.
  171.  
  172.                 The syntax example is expanded during compilation
  173.                 into the following Boolean equation.
  174.  
  175.                 C = (VCC * /A * /B)
  176.                     + /(VCC * A * B)
  177.                     + (D * /(/A * /B + A * B))
  178. ·
  179. Use
  180. You can specify how the software treats default values for the
  181. IF...THEN...ELSE and CASE statements.  All examples used in this
  182. section assume the "Don't Care" default to be in effect.
  183.  
  184. From the Logic Synthesis Options form (accessed from the Setup menu),
  185. fill in the "Use 'IF-THEN-ELSE', 'CASE' default as" field as follows:
  186.  
  187. Don't care      Unspecified default conditions are assumed to be don't
  188.                 care.
  189.  
  190. Off             Unspecified default conditions are assumed to be
  191.                 false.
  192.  
  193. The don't-care option requires that you specify both the on and off
  194. sets. The off option requires you to specify only the on sets; the
  195. software assumes all other conditions to be off.
  196.  
  197. You may lose signals from the design if you select the Don't-care
  198. option and do not specify all of the default conditions.  If the
  199. software treats these signals as don't care, they will be eliminated
  200. from the design during logic reduction.
  201.  
  202. Important:  When translating designs created with PLPL, you must
  203. select the Off option because PLPL treats unspecified default
  204. conditions as false.
  205.  
  206. You can nest CASE statements within IF-THEN-ELSE statements and other
  207. CASE statements.
  208.  
  209. For example,
  210.  
  211.             CASE (A,D)
  212.             BEGIN
  213.                 0:  BEGIN   C=A*B   END
  214.                 1:  CASE (C,D)
  215.                     BEGIN
  216.                     0:      BEGIN   E=C*D   END
  217.                     1:      BEGIN   E=C+D   END
  218.                     OTHERWISE:      E=1     END
  219.                     END
  220.                  OTHERWISE:         C=0     END
  221.             END
  222.  
  223. There is no limit to the number of nested statements you can include
  224. in a design; however, too many nests may cause you to run out of
  225. memory.
  226.  
  227. If any equations are incompletely specified or ambiguous, the
  228. unspecified signals are assumed to be "don't care." This increases
  229. the amount of logic reduction possible during the minimization
  230. process.  However, if you have not fully evaluated the consequences of
  231. these "don't care" signals, the equations resulting from compilation
  232. may be very different than you intended.
  233. ·
  234. Related Topics
  235. GROUP
  236. IF-THEN-ELSE, EQUATIONS
  237. VECTOR
  238. ·
  239.