home *** CD-ROM | disk | FTP | other *** search
/ RISC DISC 2 / RISC_DISC_2.iso / the_web / documents / arm_data / vidc20 / book next >
Encoding:
Text File  |  1995-02-25  |  4.0 KB  |  175 lines
  1. <!-- This file was created with the fm2html filter.
  2. The filter is copyright Norwegian Telecom Research and
  3. was programmed by Jon Stephenson von Tetzchner.  -->
  4. <HR><H2>Table of Contents</H2>
  5.  
  6. <BR>
  7.  
  8. <A HREF="VIDC20_3/html#HDR0"><B>1.0  Introduction</B></A>
  9.  
  10. <UL>
  11. <A HREF="VIDC20_3/html#HDR1"><B>1.1  Typical System Configurations      </B></A>
  12. <BR>
  13.  
  14. <A HREF="VIDC20_3/html#HDR2"><B>1.2  Major Features</B></A>
  15. <BR>
  16.  
  17. <A HREF="VIDC20_3/html#HDR10"><B>1.3  Block Diagram      </B></A>
  18. </UL>
  19.  
  20. <A HREF="VIDC20_3/html#HDR11"><B>2.0  Signal Description  </B></A>
  21.  
  22. <UL>
  23. <A HREF="VIDC20_3/html#HDR12"><B>2.1  Key to Signal Types</B></A>
  24. </UL>
  25.  
  26. <A HREF="VIDC20_3/html#REF34697"><B>3.0  System Configurations</B></A>
  27.  
  28. <UL>
  29. <A HREF="VIDC20_3/html#HDR13"><B>3.1  Asynchronous 32 bit mode.</B></A>
  30. <BR>
  31.  
  32. <A HREF="VIDC20_3/html#HDR14"><B>3.2  Synchronous 32 bit mode</B></A>
  33. <BR>
  34.  
  35. <A HREF="VIDC20_3/html#HDR15"><B>3.3  64 bit mode</B></A>
  36. <BR>
  37.  
  38. <A HREF="VIDC20_3/html#HDR16"><B>3.4  Split Bank mode</B></A>
  39. <BR>
  40.  
  41. <A HREF="VIDC20_3/html#HDR17"><B>3.5  Using VRAM with VIDC20</B></A>
  42. <BR>
  43.  
  44. <A HREF="VIDC20_3/html#HDR19"><B>3.6  Display Options</B></A>
  45. </UL>
  46.  
  47. <A HREF="VIDC20_3/html#HDR22"><B>4.0  Programming Model</B></A>
  48.  
  49. <UL>
  50. <A HREF="VIDC20_3/html#HDR23"><B>4.1  VIDC20 Registers</B></A>
  51. </UL>
  52.  
  53. <A HREF="VIDC20_3/html#REF32111"><B>5.0  Pixel Clock</B></A>
  54. <BR>
  55.  
  56. <A HREF="VIDC20_3/html#HDR54"><B>6.0  Setting the FIFO preload value</B></A>
  57. <BR>
  58.  
  59. <A HREF="VIDC20_3/html#HDR55"><B>7.0  The Palette</B></A>
  60.  
  61. <UL>
  62. <A HREF="VIDC20_3/html#HDR56"><B>7.1  Palette Updating</B></A>
  63. </UL>
  64.  
  65. <A HREF="VIDC20_3/html#HDR57"><B>8.0  Cursor</B></A>
  66.  
  67. <UL>
  68. <A HREF="VIDC20_3/html#HDR58"><B>8.1  Cursor in HiRes Mode</B></A>
  69. <BR>
  70.  
  71. <A HREF="VIDC20_3/html#HDR59"><B>8.2  Cursor in Interlace Mode</B></A>
  72. <BR>
  73.  
  74. <A HREF="VIDC20_3/html#HDR60"><B>8.3  Cursor in LCD mode</B></A>
  75. </UL>
  76.  
  77. <A HREF="VIDC20_3/html#REF30260"><B>9.0  Hi-Res Support</B></A>
  78.  
  79. <UL>
  80. <A HREF="VIDC20_3/html#HDR61"><B>9.1  VIDC20 Support for Hi-Res Mode </B></A>
  81. </UL>
  82.  
  83. <A HREF="VIDC20_3/html#REF27700"><B>10.0  Liquid Crystal Displays</B></A>
  84.  
  85. <UL>
  86. <A HREF="VIDC20_3/html#HDR62"><B>10.1  LCD grey-scaling</B></A>
  87. <BR>
  88.  
  89. <A HREF="VIDC20_3/html#HDR63"><B>10.2  Dual Panel LCDs (Duplex Mode)</B></A>
  90. <BR>
  91.  
  92. <A HREF="VIDC20_3/html#HDR64"><B>10.3  Single Panel Colour LCDs</B></A>
  93. </UL>
  94.  
  95. <A HREF="VIDC20_3/html#REF35113"><B>11.0  External Support</B></A>
  96.  
  97. <UL>
  98. <A HREF="VIDC20_3/html#HDR65"><B>11.1  The External Port</B></A>
  99. <BR>
  100.  
  101. <A HREF="VIDC20_3/html#HDR67"><B>11.2  Power Saving Considerations</B></A>
  102. <BR>
  103.  
  104. <A HREF="VIDC20_3/html#HDR68"><B>11.3  Vertical and Horizontal Synchronisation</B></A>
  105. <BR>
  106.  
  107. <A HREF="VIDC20_3/html#HDR69"><B>11.4  Genlocking</B></A>
  108. </UL>
  109.  
  110. <A HREF="VIDC20_3/html#REF24226"><B>12.0  Analog Outputs</B></A>
  111.  
  112. <UL>
  113. <A HREF="VIDC20_3/html#HDR70"><B>12.1  DAC Control</B></A>
  114. <BR>
  115.  
  116. <A HREF="VIDC20_3/html#HDR73"><B>12.2  Video DAC Currents</B></A>
  117. <BR>
  118.  
  119. <A HREF="VIDC20_3/html#HDR75"><B>12.3  Monochrome Output</B></A>
  120. <BR>
  121.  
  122. <A HREF="VIDC20_3/html#HDR76"><B>12.4  ESD protection</B></A>
  123. </UL>
  124.  
  125. <A HREF="VIDC20_3/html#REF10160"><B>13.0  Sound</B></A>
  126.  
  127. <UL>
  128. <A HREF="VIDC20_3/html#HDR77"><B>13.1  The Sound Core</B></A>
  129. <BR>
  130.  
  131. <A HREF="VIDC20_3/html#HDR78"><B>13.2  VIDC10 Sound</B></A>
  132. <BR>
  133.  
  134. <A HREF="VIDC20_3/html#HDR79"><B>13.3  The Serial Sound Interface.</B></A>
  135. <BR>
  136.  
  137. <A HREF="VIDC20_3/html#HDR80"><B>13.4  Sound Outputs.</B></A>
  138. </UL>
  139.  
  140.  
  141. <BR>
  142.  
  143. <A HREF="VIDC20_4/html#HDR0"><B>14.0  Boundary Scan Test Interface</B></A>
  144.  
  145. <UL>
  146. <A HREF="VIDC20_4/html#HDR1"><B>14.1  Overview</B></A>
  147. <BR>
  148.  
  149. <A HREF="VIDC20_4/html#HDR2"><B>14.2  Power -On Reset</B></A>
  150. <BR>
  151.  
  152. <A HREF="VIDC20_4/html#HDR3"><B>14.3  Pullup Resistors</B></A>
  153. <BR>
  154.  
  155. <A HREF="VIDC20_4/html#HDR4"><B>14.4  Instruction Register</B></A>
  156. <BR>
  157.  
  158. <A HREF="VIDC20_4/html#HDR5"><B>14.5  Public Instructions</B></A>
  159. <BR>
  160.  
  161. <A HREF="VIDC20_4/html#HDR14"><B>14.6  Test Data Registers</B></A>
  162. <BR>
  163.  
  164. <A HREF="VIDC20_4/html#HDR18"><B>14.7  <B></B>Boundary Scan Interface Signals</B></A>
  165. </UL>
  166.  
  167.  
  168. <BR>
  169.  
  170. <A HREF="VIDC20_5/html#HDR0"><B>15.0  Packaging  </B></A>
  171. <BR>
  172.  
  173. <A HREF="VIDC20_5/html#HDR1"><B>16.0  Pinout  </B></A>
  174.  
  175. <HR>