home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / misc / jobs / offered / 16576 < prev    next >
Encoding:
Text File  |  1993-01-28  |  8.2 KB  |  212 lines
  1. Newsgroups: misc.jobs.offered
  2. Path: sparky!uunet!pipex!doc.ic.ac.uk!agate!spool.mu.edu!sdd.hp.com!decwrl!deccrl!news.crl.dec.com!news!nntpd.lkg.dec.com!decsim.enet.dec.com!stein
  3. From: stein@decsim.enet.dec.com ()
  4. Subject: VLSI Design Verification, Boston area
  5. Message-ID: <1993Jan28.150538.18675@nntpd.lkg.dec.com>
  6. Keywords: VLSI, DESIGN, Verification
  7. Lines: 198
  8. Sender: usenet@nntpd.lkg.dec.com (USENET News System)
  9. Reply-To: JGIROUARD@OBSESS.ENET.DEC.COM
  10. Organization: Digital Equipment Corporation
  11. Distribution: na
  12. Date: Thu, 28 Jan 1993 15:05:38 GMT
  13.  
  14.  
  15.  
  16.  
  17.                       DIGITAL EQUIPMENT CORPORATION
  18.  
  19.                          HUDSON, MASSACHUSETTS
  20.  
  21.                         SEMICONDUCTOR OPERATIONS
  22.  
  23. SEMICONDUCTOR OPERATIONS, (SCO) LOCATED IN HUDSON, MA., HAS SEVERAL OPENINGS
  24. IN THE SEMICONDUCTOR ENGINEERING GROUP (SEG).  SEG PROVIDES MOST OF THE
  25. MOS (CMOS) CUSTOM SILICON DESIGN EXPERTISE WITHIN DIGITAL.  OUR CHIPS ARE
  26. VIRTUALLY IN EVERY DIGITAL PRODUCT, AND OUR SOFTWARE IS USED THROUGHOUT
  27. DIGITAL.
  28.  
  29. WE HAVE 4 OPENINGS IN THE MODULES, PACKAGING & VERIFICATION GROUP (MPV).
  30.  
  31. IF YOU ARE INTERESTED IN THE FOLLOWING OPENINGS, PLEASE SEND YOUR RESUME
  32. VIA EMAIL OR FAX TO:
  33.  
  34.                          MS. JAYE GIROUARD HL2-2/K13
  35.                          DIGITAL EQUIPMENT CORPORTATION
  36.                          77 REED ROAD
  37.                          HUDSON, MA. 01749
  38.                          FAX 508-568-4681 OR EMAIL 
  39.                          "JGIROUARD@OBSESS.ENET.DEC.COM"
  40.  
  41. ***PLEASE BE ADVISED THAT WE ARE ACCEPTING RESUMES FROM U.S. OR 
  42.    PERMANENT RESIDENTS*** 
  43.    
  44.    INDICATE YOUR INTEREST IN THE FOLLOWING POSITIONS BY MENTIONING POSITION CODE: 
  45.  
  46. POSITION # 1(WS)
  47.  
  48. ALPHA VERIFICATION TOOL DEVELOPMENT  
  49.  
  50. The Project:
  51. ------------
  52.  
  53. Our project is responsible for developing software tools that verify
  54. new CPU implementations (both simulations and actual hardware) with
  55. respect to the Alpha architecture.
  56.  
  57. The tools use pseudo-random techniques to create and execute test cases
  58. automatically according to the "knowledge" of the architecture that we have
  59. programmed into it.  Test cases consist of complicated instruction streams that
  60. attempt to expose subtle design flaws in the CPU and system.
  61.  
  62. The Actual Job:
  63. ---------------
  64.                                                                 
  65. We are looking for highly motivated, creative software engineers with a very
  66. good understanding of H/W architecture and design.  They will participate in
  67. on-going development of our verification tools for the Alpha architecture. 
  68.  
  69. What you will gain:
  70. -------------------
  71.     . expertise in the Alpha architecture
  72.     . mastery of portability issues
  73.     . mastery of OS internals, especially in exception handling,
  74.       calling standards, and network communication
  75.     . experience developing complex interoperable software in a team
  76.           environment
  77.         . fahrvergn|gen
  78.  
  79. What you will bring:
  80. --------------------
  81.     . good software engineering techniques
  82.       and ability to use them in a team environment
  83.     . high-level language fluency 
  84.     . ability to understand and develop complex software
  85.     . understanding of differences between an
  86.       architecture and its implementations with respect
  87.       to test requirements
  88.     . some knowledge of operating system internals
  89.     . some understanding of porting issues
  90.     . excellent understanding of CPU/memory subsystem design
  91.  
  92.  
  93. POSITION #2 (WS)
  94.  
  95.  
  96. VLSI CHIP VERIFICATION ENGINEER               
  97.  
  98. The Chips
  99. ---------
  100.  
  101. A wide range of CPU, support, and interface chips are being designed in
  102. Digital's Semiconductor Engineering Group.  These state-of-the-art chips will
  103. be used both in DEC products and sold externally. 
  104.  
  105. The Job:
  106. --------
  107. We are looking for highly motivated software/hardware engineers who will be
  108. responsible for verifying the "correctness" of a chip's microarchitecture,
  109. interfaces, and operations.  This would involve working with the chip
  110. architects and designers and understanding the detailed design, formulating
  111. test plans, and creating software tests/tools/random exercisers/demons to
  112. exercise all aspects of these complicated units (sections) functionally.  Tests
  113. would be written in macrocode or simulation test languages and would be run on
  114. the behavioral and structural models of the chip, and additional tools would be
  115. written to serve as test and event generators (demons/transactors). You would
  116. also develop tools, methods, and techniques to improve the efficiency and
  117. quality of the verification process. 
  118.  
  119. Skills Required:
  120. ---------------
  121.   Strong background in computer architecture and digital logic.
  122.   Strong software (algorithms/data structures) background
  123.   Assembly-level software, as related to hardware design
  124.   Knowledge of C (or other modern high-level language;  C is preferred)
  125.   Ability to analyze and debug complex system problems.
  126.   Modeling and simulation skills are desired.
  127.   [Experience with design-for-testability and diagnostics would be a plus.]
  128.  
  129.  
  130. POSITION # 3 (WS)
  131.  
  132. Applications: Modeling and PALcode
  133.  
  134. The Project:
  135. ------------
  136.  
  137. The Modeling and PALcode Applications team is responsible for developing and
  138. delivering Alpha PALcode products, a full range of models (from architectural
  139. to circuit), and the related documentation and support, for the chips being
  140. sold to customers external to Digital (with opportunity to support internal
  141. design teams as well).  The team works in conjunction with the chip
  142. applications team and marketing to establish the priorities and features of the
  143. team's various deliverables. 
  144.  
  145. The modeling space for the processor chips includes high-level performance
  146. models (to assist in experimenting with different system parameters
  147. and provide an early model for software development), behavior models (full-
  148. functional models), bus transactor models (which model the chip's behavior
  149. at the pins), and SPICE models of the pin drivers (which assists module
  150. circuit design and signal integrity).  Modeling will most likely be done
  151. for peripheral chips as well.
  152.  
  153. PALcode is used as "interface" code to enable an Alpha processor to
  154. operate in many different implementations running different operating
  155. systems.  
  156.  
  157. The Job:
  158. --------
  159.  
  160. This job requires HW or SW engineers with broad knowledge.  Applications team
  161. members are expected to work on both modeling and PALcoding work.  Modeling
  162. work involves understanding the behavior of the chips being modeled,
  163. understanding the level of simulation (full-functional vs. bus transactor
  164. vs. circuit).  Model development entails coding in different simulation
  165. environments, building friendly user interfaces, debugging and testing the
  166. code, and documenting the user interface.  PALcoding work involves detailed
  167. learning of a processor chip's internals and programming interface, and of
  168. computer system concepts (like interrupt handling and memory management).
  169. PALcode development entails adapting PALcode already written by the design
  170. team for use by external customers, coding example PALcode designs that run
  171. on example hardware, debugging and testing the example PALcode, and
  172. documenting the PALcode.
  173.  
  174. Skills Required:
  175. ----------------
  176.     . computer architecture knowledge
  177.     . computer microarchitecture knowledge
  178.     . computer system design knowledge
  179.     . familiarity with modeling and simulation (working knowledge
  180.         of VHDL and/or Verilog(tm) a plus)
  181.     . assembly-level programming knowledge
  182.     . high-level programming knowledge
  183.     . software engineering knowledge
  184.     . Alpha architecture knowledge is a plus
  185.     . operating system knowledge is a plus
  186.  
  187. POSITION # 4 (WS)
  188.  
  189. Advanced Development Verification Tools
  190.  
  191. The Project:
  192. ------------
  193. Because chip designs are becoming more complex, chip & system design
  194. verification is getting harder to do well.  Traditional verification techniques
  195. (spec and design reviews, directed tests, pattern-generated tests, and random
  196. tests) are improving, but are hard-pressed to keep up with the increases in
  197. design complexity.  The AD verification project is an attempt to increase
  198. verification productivity through the use of new kinds of verification tools
  199. and methods. 
  200.  
  201. Skills Required:
  202. ----------------
  203.  
  204.     Strong architecture and logic understanding skills
  205.     Strong software background
  206.     Strong skills in computer hardware description languages
  207.     Strong knowledge of HOL, BDD, or other formal techniques/provers
  208.     Have a style that is research-oriented, 
  209.         but also very pragmatic at the same time
  210.  
  211.  
  212.