home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #3 / NN_1993_3.iso / spool / comp / arch / 12413 < prev    next >
Encoding:
Internet Message Format  |  1993-01-27  |  1.0 KB
  1. Path: sparky!uunet!ukma!bogus.sura.net!howland.reston.ans.net!spool.mu.edu!agate!forney.berkeley.edu!jbuck
  2. From: jbuck@forney.berkeley.edu (Joe Buck)
  3. Newsgroups: comp.arch
  4. Subject: Re: DSP chip design
  5. Date: 28 Jan 1993 00:27:06 GMT
  6. Organization: U. C. Berkeley
  7. Lines: 18
  8. Distribution: world
  9. Message-ID: <1k798q$fsd@agate.berkeley.edu>
  10. References: <49154@ogicse.ogi.edu>
  11. NNTP-Posting-Host: forney.berkeley.edu
  12.  
  13. In article <49154@ogicse.ogi.edu> stever@anago.cse.ogi.edu (Steve Rehfuss) writes:
  14. >DSP chips are optimized for a certain class of algorithms, relative to
  15. >general purpose microprocessors.  What's a good reference on the architectural
  16. >tradeoffs being made vis-a-vis the class of algorithms targeted?
  17.  
  18. Edward Lee did a series of two articles for the IEEE's ASSP Magazine;
  19. "Programmable DSP Architectures, Part I" appears in the October 88
  20. issue and part 2 appears in the January 89 issue.  This series has a
  21. lot of information on DSP architectures and why they are the way they
  22. are.
  23.  
  24.  
  25.  
  26.  
  27.  
  28.  
  29. --
  30. Joe Buck    jbuck@ohm.berkeley.edu
  31.