home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / sci / electron / 22013 < prev    next >
Encoding:
Internet Message Format  |  1993-01-05  |  3.3 KB
  1. Path: sparky!uunet!news.mentorg.com!sdl!sdl!usenet
  2. From: garyg@warren.mentorg.com (Gary Gendel)
  3. Newsgroups: sci.electronics
  4. Subject: Re: ASICs - what can you do with'em?
  5. Date: 5 Jan 1993 18:05:29 GMT
  6. Organization: Mentor Graphics Corp. -- IC Group
  7. Lines: 68
  8. Distribution: world
  9. Message-ID: <1icil9INNgt0@sdl.Warren.MENTORG.COM>
  10. References: <etxansk.726247208@garbod26>
  11. Reply-To: garyg@warren.mentorg.com
  12. NNTP-Posting-Host: garyg.warren.mentorg.com
  13.  
  14. Application Specific Integrated Circuits (ASICS) are developed using a semi-custom
  15. design style (prepackaged building blocks).  Virtually any custom design can
  16. theoretically be done as an ASIC design.  Below outlines the steps necessary to
  17. produce an ASIC design.
  18.  
  19.     1) Design Architecting
  20.         This is usually performed with schematic capture tools, however
  21.         it is possible to enter a design textually.  Certain high level
  22.         functions may require cell compilation (RAMS, ROMS, PLAS,
  23.         Multipliers, etc.) tool, and are usually supplied by the silicon
  24.         vendor (for a hefty fee).
  25.  
  26.     2) Design Verification
  27.         This requires simulation tools, electrical rules checkers, and
  28.         possibly timing analysis tools.  Wiring parasitics should be
  29.         estimated at this stage and included in the description, if not
  30.         the timing margins should be made extremely conservative.
  31.  
  32.     3) Design Layout
  33.         This is usually done by an automated package.
  34.  
  35.     4) Post-Layout Verification
  36.         The same tools are run as in the Design Verification phase, only
  37.         the actual wiring parasitics are included.  Steps 3 and 4 may need
  38.         iteration until the design specifications are met.
  39.  
  40.     5) Test Program Generation
  41.         This requires a good understanding of testing methodology.  Some
  42.         vendors may require fault coverage analysis (fault simulation) on
  43.         your design.
  44.  
  45.     6) Manufacturing
  46.  
  47.     Typically, a commercial vendor requires at least $50,000 (USD) as a NRE
  48.     (non-recurring engineering) expense.  Each mask manufactured may cost up
  49.     to $1000 (there are processes that require approx. 20 mask levels).  A
  50.     commercial setup for design usually runs in the $100,000.
  51.  
  52.     Now that I have scared you away, there are some less expensive options:
  53.  
  54.         1) FPGA (field programmable arrays)
  55.             Similar to designs created using a gate-array approach,
  56.             they allow you to program the functionality (including
  57.             sequential operations).  It also alleviates the need for
  58.             developing a test program, as the device can be tested
  59.             in the application system.
  60.  
  61.         2) The MOSIS project.
  62.             This project allows a group of designers to share the
  63.             costs of manufacturing.  Instead of a single design per
  64.             wafer, a number of designs are placed on the wafer.  MOSIS
  65.             was created to allow University students to manufacture
  66.             designs at low cost.  There are a number of University tools
  67.             available (SPICE, MAGIC, etc.) that are available with
  68.             MOSIS libraries.  I suggest you contact your local
  69.             University's Electrical Engineering department if interested.
  70.  
  71.     As for your chip that creates hsync and vsync from a clock.  I did this in an
  72.     ASIC for RCA back in 1979 (before the term ASIC was born).  I am confident
  73.     that it can be done today (the tricky part was, if I remember, generating
  74.     the proper delay lines), However, I would be suprised if it weren't already
  75.     available commercially, these devices are called sync generators.
  76.  
  77.     Gary
  78.  
  79.     
  80.  
  81.  
  82.