home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / sys / m68k / 1548 < prev    next >
Encoding:
Text File  |  1993-01-12  |  2.4 KB  |  49 lines
  1. Newsgroups: comp.sys.m68k
  2. Path: sparky!uunet!europa.asd.contel.com!gatech!destroyer!cs.ubc.ca!unixg.ubc.ca!kakwa.ucs.ualberta.ca!acs.ucalgary.ca!cpsc.ucalgary.ca!xenlink!newt.cuc.ab.ca!deraadt
  3. From: deraadt@newt.cuc.ab.ca (Theo de Raadt)
  4. Subject: Re: A few Questions on the 68000 and 68008...
  5. In-Reply-To: byron@cc.gatech.edu's message of Mon, 11 Jan 1993 15: 06:01 GMT
  6. Message-ID: <DERAADT.93Jan11120547@newt.newt.cuc.ab.ca>
  7. Sender: news@newt.cuc.ab.ca
  8. Nntp-Posting-Host: newt.fsa.ca
  9. Organization: little lizard city
  10. References: <steveh.726716248@tasman> <1993Jan11.150601.25120@cc.gatech.edu>
  11. Date: Mon, 11 Jan 1993 19:05:47 GMT
  12. Lines: 35
  13.  
  14. In article <1993Jan11.150601.25120@cc.gatech.edu> byron@cc.gatech.edu (Byron A Jeff) writes:
  15.    The problem is that typically you'd like the reset and stack vectors to be
  16.    in EPROM, and the rest in RAM. Since the IVT can't be moved two basic choices
  17.    are available:
  18.  
  19.    1) Have the whole IVT in EPROM. In this case a decoder is fine, the RAM is
  20.       not at $0000 because the EPROM is.
  21.  
  22.    2) Boot from the EPROM then relocate it. This is where the PAL is handy
  23.       because you can program the states into it. Basically a reset causes
  24.       a state where the EPROM is mapped to $0000. After the reset vector and
  25.       initial stack is read (first 8 reads for a 68008, first 4 for a 68000)
  26.       the state changes mapping RAM to $0000 (so it now contains the IVT) and
  27.       the EPROM somewhere else.
  28.  
  29. On a 68008, since it takes 8 cycles to fetch the start vectors, this is
  30. trivally implimented with a single 8 bit shift register. Set it up to parallel
  31. load '1' on all 8 input lines. Hook up the reset line to force a parallel load.
  32. Shift in a '0' on the serial input. Clock it with the 68008's AS* line. The
  33. output of this shift register will be '1' for 8 bus cycles after reset, then
  34. it will go low.
  35.  
  36. Generate two memory selects: one for ram, one for rom. XOR each of them
  37. with the output line from the above shift register. Voila, you now have
  38. chip selects that are swapped for the first 8 cycles of memory access.
  39.  
  40. The 68008, taking 8 bus cycles, is the easiest. With the the 68000 you
  41. can do it by hooking up the low 4 parallel-load lines to '1' and the other
  42. 4 to '0'. On the 68020/30 since it's only 2 cycles, you can hack with
  43. a 7474. They could have made it a bit easier.... put a BOOT* line on the
  44. processor..
  45.  <tdr.
  46. --
  47.  
  48. This space not left unintentionally unblank.        deraadt@newt.cuc.ab.ca
  49.