home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / sys / intel / 3002 < prev    next >
Encoding:
Internet Message Format  |  1993-01-11  |  3.2 KB
  1. Path: sparky!uunet!gatech!darwin.sura.net!zaphod.mps.ohio-state.edu!howland.reston.ans.net!usc!news.aero.org!mas
  2. From: mas@aero.org (Marcus A.Shaw)
  3. Newsgroups: comp.sys.intel
  4. Subject: Intel's Latest Party Line
  5. Date: 11 Jan 1993 21:30:49 GMT
  6. Organization: The Aerospace Corporation, El Segundo, CA
  7. Lines: 62
  8. Message-ID: <1isou9INNq9r@news.aero.org>
  9. NNTP-Posting-Host: aerospace.aero.org
  10.  
  11. I just got back from a briefing given by a guy named Augustine
  12. who was identified as an "intel architect from the last 15 years".
  13. He said that he had been involved with the design and rollout of 
  14. every x86 chip since the stone age.  He had the usual intel fluff info,
  15. but was very helpful in describing a lot of topics.  He discussed the
  16. "environmental computer" projects, the Overdrive chip, the entire
  17. intel architecture and the future of intel projects.  He introduced 
  18. the iComp average and showed the performance numbers that were posted
  19. here a couple of notes ago.  Here were some high (and low) lights of
  20. his briefing (all on his words... not guarantees):
  21.  
  22. * the Pentium(tm) will be released in this quarter of 1993.  He has seen
  23.   a working Pentium system with DOS/Windows/Lotus Display software running
  24.   last year (in July).  Systems with a Pentium/PCI architecture will be
  25.   available by mid-year.  The cheapest Pentium systems will be around 
  26.   $5000.
  27.  
  28. * the Pentium will have a 64-bit path.  The chip design is as follows:
  29.      
  30.   20% for FPU (a significant increase to put the Pentium on the same
  31.       math level as workstations.  Much faster FPU)
  32.   15% for Superscalar pipelines/architecture
  33.   10% for x86 compatibility
  34.   20% for on board cache
  35.   10% for connecting to the system
  36.   15% for other stuff.
  37.  
  38. * iComp was designed to stomp out the 386 chips (my opinion) and their
  39.   clones.  The 486SX20 shows up worse than the 386DX by this standard. 
  40.  
  41. * The pentium can execute 2 instructions simultaneously (code willing)
  42.   and two pentium processors can work concurrently for something he
  43.   called "non-stop" computing which will include error trapping between
  44.   the two.  
  45.  
  46. * Compilers for the Pentium were written 1-1.5 years ago and will be   
  47.   available.  The optimization done on these compilers will improve
  48.   i486 performance by about 8%.  The were written to take full advantage
  49.   of the superscalar architecture of the Pentium and the compilers were
  50.   given away to software vendors.
  51.  
  52. * i486/66DX2 systems with the P24 socket (Pentium upgradeable) will be
  53.   available in the next month (should beat the Pentium systems out, 
  54.   but not necessarily).  Intel is now dedicated to fixing the pin    
  55.   structure of the next generation architecture when the current generation
  56.   chip is released.  Therefore, the pin set of the P6 will be set when the
  57.   Pentium comes out.
  58.  
  59. There were a lot of other questions and answers, and if anyone has any
  60. that may have been asked, I will try to answer them.  The guy would not
  61. release any speed or Mflops info, but did say that it was 5-7 times faster
  62. than the current architecture.  Literature that he passed out indicated that
  63. Intel wants to have 100 million transistor chips by the year 2000 with full
  64. x86 compatibility.
  65.  
  66. later
  67.  
  68. *ice*
  69.   have been released to all the software companies.  Th
  70.   
  71.   delay
  72.  
  73.