home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / protocol / ppp / 1053 < prev    next >
Encoding:
Internet Message Format  |  1993-01-08  |  1.7 KB

  1. Path: sparky!uunet!zaphod.mps.ohio-state.edu!rpi!gatech!destroyer!news.itd.umich.edu!pisa.citi.umich.edu!rees
  2. From: rees@pisa.citi.umich.edu (Jim Rees)
  3. Newsgroups: comp.protocols.ppp
  4. Subject: Re: sun serial >38400
  5. Date: 8 Jan 1993 19:59:59 GMT
  6. Organization: University of Michigan CITI
  7. Lines: 22
  8. Distribution: world
  9. Message-ID: <5d72c2b5.1bc5b@pisa.citi.umich.edu>
  10. References: <searsk-030193070145@3.7.192.190> <1993Jan6.213927.2788@ukw.uucp> <1igu0rINNsvt@grapevine.EBay.Sun.COM> <1993Jan7.194405.15843@colorado.edu> <1993Jan8.122742.3793@hemlock.cray.com>
  11. Reply-To: Jim.Rees@umich.edu
  12. NNTP-Posting-Host: pisa.citi.umich.edu
  13.  
  14. In article <1993Jan8.122742.3793@hemlock.cray.com>, andyw@aspen32.cray.com (Andy Warner) writes:
  15.  
  16.   > Huh?  Since when did an interrupt every 13us or so become an unbearable 
  17.   > load?  For well-designed and trim interrupt routines, this is nothing.  I've
  18.  
  19.   Go ahead, write a trim interrupt routine & PPP stack, you'll
  20.   be a hero.
  21.  
  22. The ppp stack doesn't have to be trim, only the interrupt routine.
  23.  
  24. The problem of missing interrupts is a real one.  If your mtu is 1500, then
  25. you have to catch every one of 1500 interrupts in a row.  If you miss even
  26. one, the packet is lost.  While processing an interrupt in 13 us may be
  27. easy, guaranteeing that you can get to it in time is not, at least in a
  28. general purpose computer.
  29.  
  30. In this day of cheap microcontrollers, it seems to me that what you want is
  31. a controller on the serial io board that knows how to assemble ip packets.
  32. Using a silo helps, but it's less than ideal.  The silo size and timeout
  33. have to be kept short to get reasonable latency.  It would be a lot better
  34. if the processor were interrupted only when a complete packet is assembled.
  35. That's how synchronous (sdlc) boards work.
  36.