home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / lsi / cad / 1270 < prev    next >
Encoding:
Text File  |  1993-01-08  |  1.7 KB  |  46 lines
  1. Newsgroups: comp.lsi.cad
  2. Path: sparky!uunet!psinntp!xilinx!philip
  3. From: philip@xilinx.com (Philip Freidin)
  4. Subject: Re: Why no tri-state outputs in FPGA cells?
  5. Message-ID: <1993Jan8.194744.21580@xilinx.com>
  6. Sender: usenet@xilinx.com
  7. Organization: Xilinx Inc.
  8. References: <1992Dec14.221541.25270@dartvax.dartmouth.edu> <1992Dec24.013854.11226@trilobyte.com> <16200@auspex-gw.auspex.com>
  9. Date: Fri, 8 Jan 1993 19:47:44 GMT
  10. Lines: 34
  11.  
  12. In article <16200@auspex-gw.auspex.com> daryl@bovill.auspex.com (Daryl Starr) writes:
  13. >I have heard from a gate array vendor that internal tristate requires lots
  14. >of power (I assume from floating inputs being affected by noise) and thus
  15. >has not been allowed. I would think that FPGA cells would be susceptible
  16. >to the same problem.
  17. >
  18. >Daryl
  19.  
  20. Some time ago I posted an article detailing how our wonderful chips solve
  21. this problem. Briefly:
  22.     Internal tristates can draw more than normal power under two 
  23.     conditions, Contention and Floating nets. 
  24.  
  25.     Contention is fixed by doing your design right, and not letting
  26.     it happen.
  27.  
  28.     Floating nets are an issue if they float for more than a few
  29.     nanoseconds. They can drift to VDD/2 which will cause recievers
  30.     to draw continuous power (a few mA each). The Xilinx chips solve
  31.     this with a circuit called a "weak keeper", that sustains the
  32.     net value after the driver has been three-stated.
  33.  
  34. Note that other FPGA vendors that have three-state drivers do not have this
  35. circiut, and so could get into problems if three state nets are left to
  36. float.
  37.  
  38. Philip
  39.  
  40.  
  41. -- 
  42. Philip Freidin: Product Planning Manager, Xilinx, INC
  43. (rest of clever .sig still under construction....
  44.         coming to a terminal near you, Real Soon Now (tm))
  45.  
  46.