home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / lang / verilog / 495 < prev    next >
Encoding:
Internet Message Format  |  1993-01-12  |  841 b 
  1. Path: sparky!uunet!olivea!spool.mu.edu!sdd.hp.com!hpscit.sc.hp.com!hplextra!hpcc05!hpyhde4!hpysoln!gotom
  2. From: gotom@hpysoln.tky.hp.com (Masaharu Goto)
  3. Newsgroups: comp.lang.verilog
  4. Subject: Re: Verilog <--> VHDL translators
  5. Message-ID: <32560004@hpysoln.tky.hp.com>
  6. Date: 11 Jan 93 17:50:35 GMT
  7. References: <C0D9D0.MpG@world.std.com>
  8. Organization: YHP Hachioji IT, Tokyo Japan
  9. Lines: 14
  10.  
  11.  
  12.  I think you didn't miss too much. 
  13.  
  14.  The new information I've got are,
  15.  
  16.     1) VDOC-454 benchmark 
  17.      VDOC-454 can reasonably translate behavioral Verilog 
  18.     description to VHDL.  There were a coule of minor bugs
  19.     translating `define and array index. Other than those
  20.     it seems like VDOC-454 translated very well. 
  21.  
  22.     2) About InterHDL, I haven't seen any further information. 
  23.     The message I've got was very brief and didn't explain much of the
  24.     details.
  25.