home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1993 #1 / NN_1993_1.iso / spool / comp / arch / 12187 < prev    next >
Encoding:
Text File  |  1993-01-08  |  2.9 KB  |  56 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!zaphod.mps.ohio-state.edu!uwm.edu!linac!unixhub!kfp-slac-mac.slac.stanford.edu!user
  3. From: dbg@slac.stanford.edu (David B. Gustavson)
  4. Subject: Re: COMPAQ PROPOSED SCALABLE I/O ARCHITECTURE
  5. Message-ID: <dbg-080193174652@kfp-slac-mac.slac.stanford.edu>
  6. Followup-To: comp.arch
  7. Sender: news@unixhub.SLAC.Stanford.EDU
  8. Organization: SLAC Computation Research Group
  9. References: <AJC.92Dec19132456@thendara.pa.dec.com> <BzoL0q.3zr.2@cs.cmu.edu> <AJC.93Jan4073719@thendara.pa.dec.com>
  10. Date: Sat, 9 Jan 1993 02:09:00 GMT
  11. Lines: 43
  12.  
  13. In article <AJC.93Jan4073719@thendara.pa.dec.com>, ajc@pa.dec.com (AJ
  14. Casamento) wrote:
  15. > 
  16. >   You're right of course (must have been Holiday senility on my part). Having
  17. > access to a common model (Verrilog, VHDL, or some such) for the ASIC would be
  18. > a real plus. Actually, a bus transactor model would be a win as well. It would
  19. > certainly tend to cut down on the issues of platform compatibility that seem
  20. > to plauge a lot of the third party option world. Given a reasonably thorough
  21. > model, there should be a lot less chance of having an option card work on one
  22. > system platform and not on another one (I don't expect there to be any absolute
  23. > solutions to this problem of course; I'm idealistic, not foolish ;-) and there
  24. > are simply too many folks who will choose not to verify their designs).
  25. > 
  26. >   So add such a model to my list of items that should be supplied for this new
  27. > interconnect.
  28. > 
  29. Gee, yet another opportunity to point out that the ANSI/IEEE Std 1596 SCI
  30. Scalable Coherent Interconnect is just what you want!
  31.  
  32. The SCI spec is written in executable C code, and for building the SCI
  33. interface chip you can buy Verilog from one vendor already, Dolphin SCI
  34. Technology. Two chip houses have done this and expect to ship in a couple
  35. months (Vitesse and LSI Logic), and some computer companies have done it
  36. too and expect to make their own customized chips for their own internal
  37. purposes.
  38.  
  39. The C code is in two levels. The low level specifies the handling of bits
  40. and bytes to make packets, and the high level specifies some of the uses of
  41. these packets. Some parts of each might correspond to your "bus transactor
  42. model."
  43.  
  44. But of course I understand that this discussion is futile--any engineer
  45. worth his salt (salary) gets his only pleasure in life from designing his
  46. own new unique solution to this problem! ;-)  Sigh.  But maybe his
  47. competitors will have higher profits because they get the benefit of the
  48. support infrastructure that grows around standards.
  49.  
  50. --------------------------------------------------------------
  51. -- David B. Gustavson, Computation Research Group, SLAC, POB 4349 MS 88,
  52.     Stanford, CA 94309   tel (415)961-3539  fax (415)961-3530
  53. -- What the world needs next is a Scalable Coherent Interface!
  54. -- Any opinions expressed are mine and not necessarily those
  55.    of the Stanford Linear Accelerator Center, the University, or the DOE.
  56.