home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / misc / jobs / resumes / 7209 < prev    next >
Encoding:
Text File  |  1993-01-01  |  4.7 KB  |  146 lines
  1. Newsgroups: misc.jobs.resumes
  2. Path: sparky!uunet!usc!sdd.hp.com!spool.mu.edu!umn.edu!csus.edu!netcom.com!horen
  3. From: horen@netcom.com (Jonathan B. Horen -- [408] 736-3923)
  4. Subject: VLSI, ASIC, PAL, PCB Designer 11+ years experience
  5. Message-ID: <1993Jan1.173508.3478@netcom.com>
  6. Organization: NetCom -- OnLine Communication Services
  7. Distribution: ba
  8. Date: Fri, 1 Jan 1993 17:35:08 GMT
  9. Lines: 135
  10.  
  11.  
  12. ----------------------------------------------------------------------
  13.  
  14.                              CYRUS YAMIN
  15.  
  16.  
  17.                       Tel:  (408) 749-1962 [home]
  18. 1786 Lamont Court                                 Sunnyvale, CA  94087
  19. ----------------------------------------------------------------------
  20.  
  21.  
  22. SUMMARY
  23. =======
  24.  
  25. A result-oriented project leader with more than eleven years hands-on
  26. experience in the design and development environment. Major strengths
  27. are the hardware design of ASICs, PALs, printed-circuit-board logic,
  28. and systems. Additional skills utilizing the CAE tools, hardware 
  29. modeling and synthesis (VHDL, ABEL) in design verification. A 
  30. dependable, thorough, well-organized technical leader who delivers
  31. engineering tasks on time.
  32.  
  33.  
  34. TECHNICAL SKILLS
  35. =================
  36.  
  37. Programming and Test Languages:  Pascal, C, Mediator
  38. Systems and Test Equipment:  VAX-11/780: VMS, Sentry 50, S780
  39. Workstation and Simulation:  Racal-Redac: Visula/Cadat, Daisy: DNIX,
  40.                              Sun: UNIX, Valid
  41.  
  42.  
  43.  
  44. EXPERIENCE
  45. ==========
  46. _____________________
  47. Schlumberger
  48. ATE Division
  49. San Jose, CA
  50. 1990 to present
  51.  
  52. PROJECT LEADER.  Responsible for system hardware design,
  53.     implementation and characterization of controller boards and
  54.     subsystems for S780 In-Circuit tester. Managed system-wide
  55.     projects, such as universal AC/DC, controller, and interconnect
  56.     subsystems.
  57.  
  58.    o    Completed design and manufacturing introduction of System
  59.     Control Card (SCC) for S780/S790 test systems. Features 
  60.     include real-time parallel and serial port controller/monitor
  61.     using the VME bus interface, utilizing Programmable Logic
  62.     (PAL) and FPGA.
  63.  
  64.    o    Designed and introduced to manufacturing the protocol-controlled
  65.     Serial Port Interface Board (SPIB). Reduced hardware and software
  66.     overhead by using the MC68050 programmable micro-controller.
  67.  
  68. _____________________
  69. Schlumberger
  70. ATE Division
  71. San Jose, CA
  72. 1987 - 1989
  73.  
  74. STAFF DESIGN ENGINEER.  Responsible for design and simulation of ASIC
  75.     gate array, ECL/CMOS logic design and test developments.
  76.  
  77.    o    Designed, developed, and verified the latch buffer gate array,
  78.     using the VTI CMOS process, achieving higher current output
  79.     drive and lower noise on power bus and switching outputs.
  80.  
  81.    o    Produced full-fledged design and fabrication of Pin Control
  82.     assembly for a low-cost test system utilizing double-sided
  83.     surface mount technology to achieve higher device density on
  84.     board. Features included mixed ECL and CMOS ASICs in timing
  85.     and logic paths.
  86.  
  87.    o    Automated the S70 and ECL interface module, including
  88.     instruments such as HP5328 counter-timer and HP8016 word
  89.     generator to test high-speed ECL boards. Wrote extensive
  90.     MEDIATOR and Pascal programs to control the interface and
  91.     instruments.
  92.  
  93. _____________________
  94. Schlumberger
  95. ATE Division
  96. San Jose, CA
  97. 1984 - 1986
  98.  
  99. SENIOR DESIGN ENGINEER.  Responsible for design of the ECL/CMOS
  100.     logic boards, system integration, and development of system
  101.     options.
  102.  
  103.    o    Completed design and manufacturing introduction of digital
  104.     ECL/CMOS Pin Control and timing multiplexer boards. Features
  105.     included controlled impedence, differential signal path, and
  106.     utilized 100K ECL logic and Programmable Logic Array (PAL).
  107.  
  108.    o    Led project for the 100MHz option of the Sentry 50, including
  109.     precise coordination of activities of hardware design, 
  110.     modification of software diagnostics, and calibration efforts
  111.     for on-time delivery to customers.
  112.  
  113.    o    Integrated and brought-up various high-speed boards for Sentry
  114.     50/100MHz test systems. Wrote extensive diagnostic programs
  115.     to debug and troubleshoot the timing multiplexer and formatting
  116.     boards. 
  117.  
  118. _____________________
  119. Schlumberger
  120. ATE Division
  121. San Jose, CA
  122. 1981 - 1983
  123.  
  124. DESIGN ENGINEER.  Responsible for design and development of ASIC gate
  125.     arrays for the S50 test system.
  126.  
  127.    o    Designed, implemented, simulated, and tested various ASICs
  128.     using the 100K ECL National process, including timing and
  129.     formatting gate arrays. These gate arrays were used in the
  130.     shared-timing architecture of the Sentry 50 test system, and
  131.     included multiplexing features for maximum number of timing
  132.     paths, lowest possible noise and cross-talk, with minimum
  133.     path-to-path skew delay.
  134.  
  135.  
  136.  
  137. EDUCATION
  138. =========
  139.  
  140. BSEE.  University of Louisiana, May 1981.
  141.  
  142. Stanford Graduate Instructional Courses (completed related courses to
  143.     projects).
  144.  
  145. University of Phoenix, MBA program (completed introductional courses).
  146.