home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / misc / jobs / resumes / 7165 < prev    next >
Encoding:
Text File  |  1992-12-29  |  6.2 KB  |  162 lines
  1. Newsgroups: misc.jobs.resumes
  2. Path: sparky!uunet!cs.utexas.edu!hellgate.utah.edu!ppl.utah.edu!iyengar
  3. From: iyengar%ppl.utah.edu@cs.utah.edu (Satish Iyengar)
  4. Subject: M.S.E.E. looking for a position in VLSI Design/CAD Development
  5. Date: 29 Dec 92 16:53:23 MST
  6. Message-ID: <1992Dec29.165324.16245@hellgate.utah.edu>
  7. Keywords: C++, GUI Design with X-Windows.
  8. Organization: University of Utah
  9. Distribution: na
  10. Lines: 150
  11.  
  12. Dear Prospective Employer:
  13.  
  14. I am a graduate student at the  University  of  Utah,  Salt  Lake
  15. City.   I  will be graduating with a Masters degree in Electrical
  16. Engineering later this month.  My area of specialization has been
  17. VLSI Design and I would like to pursue a career in that field.
  18.  
  19. Included below is a copy of my resume for your reference.  I have
  20. taken a number of courses that augment my skills and knowledge in
  21. the field of VLSI Design/CAD.   During  my  course  work  I  have
  22. designed  a  variety  of chips prominent among which are an 8-bit
  23. RISC chip, a Pipeline Cache Memory chip,  a  Self-Timed  Pipeline
  24. Adder chip, an Asynchronous FIR Filter chip, a Traffic Controller
  25. chip and a Data Queue chip.  My thesis research, titled "FIRAIDE:
  26. A  Computer Aided Design Tool for the Automatic Layout Generation
  27. of High-Performance FIR Filters", involves extensive  programming
  28. in  C++  in the UNIX environment.  This tool runs under X-Windows
  29. on a Sun platform.  The front end of this  tool  is  a  graphical
  30. user interface developed using InterViews, a GUI package built on
  31. top of X-Windows.
  32.  
  33. I am looking for a growth oriented position  as  an  Entry  Level
  34. Design/CAD  Engineer  with  a  leading  edge firm in the field of
  35. VLSI.  I am a highly motivated individual and  am  compentent  to
  36. embark  on  a  project all by myself and traverse from conceptual
  37. design through final design within the given time constraints.  I
  38. possess  strong  written  and  oral communication skills and am a
  39. motivated team player.
  40.  
  41. If you think that I meet your requirements feel free to  call  me
  42. at  any  of the phone numbers listed below.  I am looking forward
  43. to working with you.
  44.  
  45. Sincerely,
  46.  
  47. Satish S. Iyengar.
  48.  
  49. ******************************  M Y   R E S U M E  *******************************
  50. __________________________________________________________________________________
  51.  
  52.                           SATISH S. IYENGAR
  53.  
  54. Dept of Electrical Engg                       Home  : (801) 581-1424
  55. University of Utah                  Work  : (801) 581-5618
  56.                               (801) 585-3676
  57. Residential Address:                  Address in the Bay Area:
  58. 1159 East 400 South                  1901 Hartford Avenue, #166
  59. Salt Lake City, UT 84102.              Santa Clara, CA 95051.
  60.                           Phone : (408) 983-1334
  61. __________________________________________________________________________________
  62.  
  63. OBJECTIVE :
  64. Seeking a challenging position as a VLSI Design/CAD Engineer with a leading
  65. edge firm.
  66.  
  67. EDUCATION :
  68. Master of Science in Electrical Engineering
  69. Specialization : Computer Engineering
  70. University of Utah, Salt Lake City, UT 84112.
  71. Thesis Research:  FIRAIDE: A Computer Aided Design Tool for the automatic
  72.           layout generation of high-performance of FIR Filters.
  73. Graduation Date : December, 1992.
  74.  
  75. Bachelor of Engineering
  76. Major : Electronics and Communication Engineering
  77. Osmania University, Hyderabad, India.
  78. Senior Thesis:  A Study of Global Positioning Systems and Performance simulation
  79.         of the alpha-beta tracker.
  80. G.P.A. : 3.8/4.0    Graduation Date : April, 1989.
  81.  
  82.  
  83. COURSEWORK :
  84.         *Logic and Switching Theory      *Computer Architecture
  85.         *Parallel Computer Architecture   *Microprocessor Theory and
  86.         *IC Applications           Applications
  87.         *Modelling of Integrated Circuits *Introduction to Integrated
  88.         *Asynchronous IC Design           Circuit Design
  89.         *Structural Design of LSI Circuits
  90.         *Digital Signal Processing      *Adaptive Signal Processing
  91.  
  92. COMPUTERS :
  93. Languages :    C, C++, Pascal, FORTRAN, Intel 8085/8086 Assembly
  94.  
  95. Packages  :    X Windows, SunView, Matlab, 
  96.         VTI Tools, VLSISPICE, HSPICE, PPL, MAGIC,
  97.         VIEWLOGIC, InterViews.
  98.  
  99. Systems   :    Sun(Sun OS), HP350(BSD UNIX 4.3), IBM PCs(MS DOS),
  100.         Macintoshes(Mac OS).
  101.  
  102.  
  103. PROFESSIONAL EXPERIENCE :
  104. Research Assistant : (6/01/90 - Present)
  105. Center for Excellence in VLSI Design, State of Utah.
  106. University of Utah, Salt Lake City, UT 84112.
  107. Responsibilities : Development of a Computer Aided Design Tool for the automatic
  108.            layout generation of High-Performance FIR Filters in VLSI.
  109.               This design tool has been written entirely in C++ in the UNIX
  110.            and X-Window programming environment.  The front-end of this
  111.            tool is a Graphical User Interface developed using InterViews,
  112.            a window based system developed on top of X-Windows.
  113.  
  114. Software Engineer : (4/89 - 8/89)
  115. CMC Ltd., Secunderabad, India.
  116. Responsibilities  : Development of a Relational Database Management System for
  117.             in-house inventory control and personnel records.
  118.  
  119. PROJECTS :
  120.  
  121. Pipeline Cache Memory Design :   Developed a Pipeline Cache Memory System using
  122.                      Associative Mapping Techniques.
  123.  
  124. Computer Design :                Designed a RISC based computer along with its
  125.                  instruction set.
  126.  
  127. Finite Impulse Response Filter : Developed an Asynchronous Finite Impulse Response
  128.                  Filter using Viewlogic.
  129.  
  130. Traffic Controller Chip:         Developed a Traffic Controller Chip which
  131.                  regulates the traffic at the intersection of a
  132.                  highway and a narrow lane using a sensor to 
  133.                      detect flow of traffic on the narrow lane.
  134.  
  135. Pipeline Asynchronous Adder :    Designed a Self-Timed Pipeline Adder 8-bits in
  136.                  length with dual-rail bundled data and 4 phase
  137.                  clocking technique.
  138.  
  139. Data Queue Chip :         Designed a Data Queue chip which coordinates and
  140.                  assigns priority as to which of two data buses
  141.                  can write into a register file.
  142.  
  143. ACTIVITIES:
  144.  
  145. Basketball, Reading, Sports, Music.
  146.  
  147.  
  148. References can be furnished on request.
  149.  
  150.  
  151. WILLING TO RELOCATE.
  152.  
  153. __________________________________________________________________________________
  154.  
  155. **********************************************************************************
  156. -- 
  157. Satish S. Iyengar                             Phone:(Home) (801) 581-1424
  158. Dept. of Electrical Engg.                           (Work) (801) 581-5618
  159. University of Utah,                                        (801) 585-3676
  160. Salt Lake City, UT 84112.                            
  161.  
  162.