home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / arch / 11998 < prev    next >
Encoding:
Text File  |  1992-12-30  |  1.5 KB  |  36 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!uchdcc!pchris
  3. From: pchris@dcc.uchile.cl (Chris Perleberg)
  4. Subject: Alpha and Super-pipelining
  5. Originator: pchris@pehuen
  6. Sender: usenet@dcc.uchile.cl (Network News)
  7. Message-ID: <1992Dec30.175717.15249@dcc.uchile.cl>
  8. Date: Wed, 30 Dec 1992 17:57:17 GMT
  9. Reply-To: pchris@dcc.uchile.cl
  10. Nntp-Posting-Host: pehuen.dcc.uchile.cl
  11. Organization: Universidad de Chile, Depto. de Ciencias de la Computacion
  12. Lines: 23
  13.  
  14.  
  15. After reading the material available about the Alpha, I noticed that it was
  16. mentioned a few times that the first implementation of the Alpha, the 21064,
  17. is *super-pipelined* as well as superscalar.  For example, in "infosheet.txt"
  18. that is available on gatekeeper.dec.com the following is stated:
  19.  
  20. >    Digital's 21064 Microprocessor
  21. >    ....
  22. >    The 21064 is a super-scalar, super-pipelined implementation of the
  23. >    Alpha architecture. Super-pipelined means that an instruction is issued
  24. >    to the functional units at every clock tick and the results are
  25. >    pipelined. Being super-scalar, the architecture allows the instruction
  26. >    unit to issue two instructions per clock tick, resulting in
  27. >    significantly higher throughput and performance.
  28.  
  29. After reading the Data Sheet of the 21064, I find nothing that seems to
  30. indicate the 21064 is super-pipelined, at least in terms of the common
  31. definition of super-pipelined.  Is DEC redefining the word "super-pipeline"?
  32. Anybody out there that can explain?
  33.  
  34.     Chris Perleberg
  35.     pchris@dcc.uchile.cl
  36.