home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / arch / 11983 < prev    next >
Encoding:
Internet Message Format  |  1992-12-29  |  2.4 KB
  1. Path: sparky!uunet!spool.mu.edu!yale.edu!jvnc.net!news.edu.tw!twnmoe10!tkus135
  2. Organization: Ministry of Education, Computer Center NETNEWS system V2.3
  3. Date: Tuesday, 29 Dec 1992 16:05:04 EST
  4. From: <TKUS135@TWNMOE10.BITNET>
  5. Message-ID: <92364.160504TKUS135@TWNMOE10.BITNET>
  6. Newsgroups: comp.arch
  7. Subject: Asking for paper/textbook concerning instruction-set parallelism
  8. Lines: 46
  9.  
  10. Greetings:
  11.  
  12. I'm looking for any papers, documents or textbooks which are concerning
  13. about the insturction-set layer parallelism. As far as I know, there
  14. are many parallelisms can be pursued in the computing systems:
  15.  
  16.         . algorithm layer
  17.         . environment layer
  18.         . language and compiler layer
  19.         . OS and library layer
  20.         . instruction-set layer
  21.         . hardware layer
  22.  
  23. It's my impression that most of current parallel system implementations
  24. are mainly focused on hardware layer. I wonder whether instruction-set
  25. layer parallelism is worth to explore. Current CISC/RISC processors
  26. seem don't consider implementing any instructions which support the
  27. concurrent execution (except floating-point operations). Although
  28. some processors (such as Inmos's Transputer series) also include
  29. the inter-processor communication instructions, I doubt this is the
  30. only way to obtain the instrcution level parallelism.
  31.  
  32. The vector processors are good enough for array operations but are
  33. criticized for most of the general-purpose programs are hard (if not
  34. impossible) to transform into vector forms. So you can find that
  35. additional vector processors are attached in TMC's CM-5 nodes.
  36.  
  37. MIT's dataflow machines seems be the only one computation model that can
  38. support instruction level parallelism. Other High-Level-Language (HLL)
  39. machines might be the another candidate, I'm not sure.
  40.  
  41. Superpipeline and superscalar, however, are not my interesting.
  42.  
  43. Please forward your direction to me.
  44.  
  45. Thanks,
  46.  
  47. Yin-Chih Lin    lycmit@x1sun6.ccl.itri.org.tw
  48.  
  49. ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++
  50. Yin-Chih Lin                   Industrial Technology Research Institute (ITRI)
  51. Design Eng.                    Computer & Communication Research Labs.  (CCL)
  52. lycmit@x1sun6.ccl.itri.org.tw  Microcomputer System Department X100
  53. Tel: 886-35-917331             14 Bldg, 195 Chung Hsing Rd., Section 4
  54. Fax: 886-35-917503             Chutung, Hsinchu 31015
  55.                                Taiwan, R.O.C.
  56.