home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #31 / NN_1992_31.iso / spool / comp / arch / 11828 < prev    next >
Encoding:
Text File  |  1992-12-22  |  2.9 KB  |  63 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!dsndata!backbone!backbone!wayne
  3. From: wayne@backbone.uucp (Wayne Schlitt)
  4. Subject: Re: Any new instructions in a i486?
  5. In-Reply-To: stripes@pix.com's message of Mon, 21 Dec 1992 17: 42:18 GMT
  6. Message-ID: <WAYNE.92Dec21153140@backbone.uucp>
  7. Sender: wayne@backbone (Wayne Schlitt)
  8. Organization: The Backbone Cabal
  9. References: <WAYNE.92Dec11164422@backbone.uucp> <9212130000.AA05447@iecc.cambridge.ma.us>
  10.     <PCG.92Dec19162224@decb.aber.ac.uk> <BzMEIJ.Anz@pix.com>
  11. Date: Mon, 21 Dec 1992 21:31:40 GMT
  12.  
  13. In article <BzMEIJ.Anz@pix.com> stripes@pix.com (Josh Osborne) writes:
  14. > In article <PCG.92Dec19162224@decb.aber.ac.uk> pcg@aber.ac.uk (Piercarlo Grandi) writes:
  15. > >No, this cannot be the reason. As a rule the Cyrix 486DLC CPU chip is
  16. > >sold with the Cyrix Fasmath (a 387) coprocessor, the combo being touted
  17. > >quite reasonably as a 486DX equivalent.
  18. > 
  19. > I don't think this is the case (but I would love to be wrong...).  I beleve
  20. > the #clocks each insn takes is more like the 386, then the i486.
  21.  
  22.  
  23. to quote an article that was just posted last week to comp.sys.intel:
  24.  
  25. < Intel 486SX:
  26. < execution unit:  RISC-like execution unit with five stage pipeline. Barrel
  27. <                  shifter. Conditional jump taken/not taken: 3/1 clock cycles.
  28. <                  Instructions that can be executed in 1 clock cycle if the
  29. <                  destination is a register and the source is either a register
  30. <                  or an immediate value:
  31. <                  ADC,ADD,AND,BSWAP,CMP,DEC,INC,MOV,NEG,NOT,OR,POP,PUSH,SBB,
  32. <                  SUB,TEST,XOR
  33. < 
  34. < Cyrix 486DLC
  35. < 
  36. < instruction set: complete Intel 486SX instruction set, including *all*
  37. <                  486 specific instructions: WBINVD (write back and
  38. <                  invalidate data cache), XADD (exchange and add), CMPXCHG
  39. <                  (compare and exchange), BSWAP (Byte Swap), INVLPG
  40. <                  (Invalidate TLB entry), INVD (Invalidate Data Cache)
  41. < 
  42. < execution unit:  RISC-like execution unit with five stage pipeline. Barrel
  43. <                  shifter. 16x16 bit hardware multiplier (16x16 bit multiply:
  44. <                  3 cycles, 32x32 bit multiply: 7 cycles, AAD: 4 cycles).
  45. <                  Conditional jump taken/not taken: 6/1 clock cycles.
  46. <                  Instructions that can be executed in 1 clock cycle
  47. <                  if the destination is a register and the source is
  48. <                  either a register or an immediate value:
  49. <                  ADC,ADD,AND,CDQ,CLC,CLD,CMC,CMP,CWD,DEC,INC,MOV,MOVSX,
  50. <                  NEG, NOT,OR,SBB,SHLD,SHRD,STC,STD,SUB,TEST,XOR
  51.  
  52. So, for most instructructions that the Intel 486 executes in 1 cycle,
  53. the cyrix 486 does also.  There are some things that take longer,
  54. there are some things that take less time.
  55.  
  56. I haven't seen any SPEC*92 info on the Cyrix, but it is my
  57. understanding that they are about 10% slower than intel's parts at the
  58. same clock speed.
  59.  
  60.  
  61. -wayne
  62.  
  63.