home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / sci / electron / 20864 < prev    next >
Encoding:
Text File  |  1992-12-16  |  2.5 KB  |  51 lines

  1. Newsgroups: sci.electronics
  2. Path: sparky!uunet!utcsri!utzoo!henry
  3. From: henry@zoo.toronto.edu (Henry Spencer)
  4. Subject: Re: Static Column vs. Nibble Mode DRAM?
  5. Message-ID: <BzD6xH.C74@zoo.toronto.edu>
  6. Date: Wed, 16 Dec 1992 18:20:04 GMT
  7. References: <60570032@hpcuhe.cup.hp.com>
  8. Organization: U of Toronto Zoology
  9. Lines: 40
  10.  
  11. In article <60570032@hpcuhe.cup.hp.com> ken@hpcuhe.cup.hp.com (Kenneth M. Sumrall) writes:
  12. >What is the difference between "Static Column DRAM", "Nibble Mode DRAM", and
  13. >"Fast Page Mode" DRAM?
  14.  
  15. Internally, a DRAM is a matrix -- usually square -- of cells, and a read
  16. operation internally reads out an entire row.  Folks noticed that it was
  17. kind of wasteful to read an entire row out and then supply only one bit
  18. to the outside world.  Of course, if you're reading bits at random, there
  19. isn't much that can be done about it.  But if you're reading them in
  20. sequence, getting the next bit out of an already-read row is a lot
  21. quicker than reading a new row.  Several ways of exploiting this were
  22. invented.
  23.  
  24. In a static-column DRAM, once the row read has been done, you're looking
  25. at something that behaves much like a static RAM:  change the address
  26. lines, and after a specified access time, that bit shows on the output.
  27.  
  28. In a page-mode DRAM, you have to clock the new column address in with
  29. one of the control signals to make things happen.  Fast page mode is
  30. just page mode implemented well; early page-mode implementations often
  31. were rather slow.
  32.  
  33. In a nibble-mode DRAM, you feed the first column address in by the usual
  34. method, and then after that, just wiggle one control line and it increments
  35. automatically.  Usually there's only a two-bit counter, so you can get a
  36. maximum of four bits out this way, hence "nibble mode".
  37.  
  38. >Also, what is "Write Per Bit", and why do I want it?
  39.  
  40. DRAMs whose outside-world interface is wider than one bit have only one
  41. set of control signals for all N (usually N=4) bits.  For many purposes,
  42. this is fine because you read/write all N bits at once.  There are a
  43. few applications that really want finer control.  Consider a 32-bit-wide
  44. memory implemented with 4-bit-wide DRAMs.  Okay, that's 8 chips.  Now add
  45. one parity bit per byte.  That's 4 bits, one more chip... except that if
  46. the system does byte writes into the memory, you need to be able to change
  47. one of those parity bits without changing the others.
  48. -- 
  49. "God willing... we shall return."       | Henry Spencer @ U of Toronto Zoology
  50.        -Gene Cernan, the Moon, Dec 1972 |  henry@zoo.toronto.edu  utzoo!henry
  51.