home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / sys / m68k / 1454 < prev    next >
Encoding:
Internet Message Format  |  1992-12-14  |  1.5 KB
  1. Path: sparky!uunet!noc.near.net!hri.com!enterpoop.mit.edu!eru.mt.luth.se!lunic!sunic!aun.uninett.no!nuug!fredrik.atari.no!jornmoe
  2. From: jornmoe@fredrik.atari.no (Joern Moe)
  3. Newsgroups: comp.sys.m68k
  4. Subject: Busperformance of the 68030?
  5. Message-ID: <H.Qg_VCBlXLZo@fredrik.atari.no>
  6. Date: 13 Dec 92 21:17:36 GMT
  7. Reply-To: jornmoe@fredrik.atari.no
  8. Organization: None
  9. Lines: 20
  10. X-Software: HERMES GUS 1.03 Rev. Apr 14 1992
  11.  
  12. The 68030 have a synchronous mode in which it does bus accesses in 2 clock
  13. cycles. Does this mode have overcapacity? I.e.: Can it fetch instructions 
  14. and red/write data faster from/to the bus faster than the CPU can process
  15. them? (I know this will depend on the instructions but 'in general')?
  16.  
  17. As far as I can see from the instruction-timing tabels in the manual I think
  18. the bus have overcapacity so that a bus designed to be zero waitstate 
  19. (and synchronous) would cause some CPU-space's to be inserted.
  20. Now to the main question: Is there some 'rule' or 'expirienced factor' by 
  21. which one can reduce bandwith by, and still gain ~100% CPU performance. 
  22. I.e. how much of the bandwith of a zero-waitstate design can be used by 
  23. dma devices (or other processors) without loosing CPU performance? 
  24.  
  25. Anny (qualified) opinion is appriciated! 
  26.  
  27. -- 
  28.   _______________________________________________________
  29.  / Joern F. Moe /  All above is my own personal opinion! \
  30. / Oslo, Norway /  Any lack of opinion above is also mine! \
  31. -----------------------------------------------------------
  32.