home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / sys / intel / 2700 < prev    next >
Encoding:
Internet Message Format  |  1992-12-12  |  2.1 KB
  1. Xref: sparky comp.sys.intel:2700 comp.arch:11666
  2. Newsgroups: comp.sys.intel,comp.arch
  3. Path: sparky!uunet!gatech!destroyer!cs.ubc.ca!unixg.ubc.ca!kakwa.ucs.ualberta.ca!acs.ucalgary.ca!cpsc.ucalgary.ca!cleary
  4. From: cleary@cpsc.ucalgary.ca (John Cleary)
  5. Subject: Re: Superscalar vs. multiple CPUs ?
  6. Message-ID: <BzAE6A.6qF@cpsc.ucalgary.ca>
  7. Sender: news@cpsc.ucalgary.ca (News Manager)
  8. Organization: University of Calgary Computer Science
  9. References: <1992Dec10.002348.24894@nas.nasa.gov>
  10. Date: Tue, 15 Dec 1992 06:03:46 GMT
  11. Lines: 32
  12.  
  13.  
  14. >>So, are we going to see (for example) four CPUs stuffed in each corner of
  15. >>a big die? That implies some unreasonable design choices: *four* I-caches,
  16. >>*four* D-caches, four sets on FPUs, four sets of ALUs, etc...  No, I guess
  17. >>looking at it like that, the idea of laying four megacells down on the
  18. >>chip and having them communicate via test-and-set semaphores from their
  19. >>individual caches seems slightly crazy.  It's not that there isn't enough
  20. >>transistors to do it some day, but rather that those transistors aren't
  21. >>being used very efficiently.
  22. >
  23. >       There are other ways to do it.  For example, each CPU could have a
  24. >smallish icache and maybe dcache, and then a large section of the chip
  25. >devoted to shared cache (either unified or split, single-ported or
  26. >multi-ported, etc - those are details).
  27.  
  28. So whats wrong with putting one CPU on the chip and filling the rest with
  29. DRAM? 
  30. This might also help with the heat dissipation problem which I am told
  31. is one of the biggest design constraints for the newer chips.
  32. Why have lots of cool memory chips and hot CPUs, instead have lots of
  33. luke-warm mixtures :-)
  34. If you fill the chip with CPUs and then have to go off chip for memory
  35. surely it is better to have the local memory close to the CPU.
  36. You wont be able to get speedup unless each parallel CPU has a reasonably small
  37. working set of memory anyway.
  38. I have also wondered whether we may be reaching the point where it is better
  39. to avoid the complexity of Superscalar etc. and just have lots of simple
  40. CPUs with their own local memory on chip.
  41. -- 
  42. John Cleary
  43. University of Calgary.
  44. cleary@cpsc.ucalgary.ca
  45.