home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / sys / ibm / pc / hardware / 33655 < prev    next >
Encoding:
Text File  |  1992-12-21  |  3.9 KB  |  139 lines
  1. Newsgroups: comp.sys.ibm.pc.hardware
  2. Path: sparky!uunet!utcsri!geac!itcyyz!lsican!torsys04_7!michael
  3. From: michael@Canada.lsil.com (Michael Smith)
  4. Subject: Re: headland chip set memory decoding.
  5. Message-ID: <1992Dec18.140855.8100@lsican.uucp>
  6. Sender: usenet@lsican.uucp
  7. Reply-To: michael@Canada.lsil.com
  8. Organization: LSI Logic Corporation of Canada, Inc.
  9. References: <c4PS02Ec2eOg01@JUTS.ccc.amdahl.com>
  10. Date: Fri, 18 Dec 1992 14:08:55 GMT
  11. Lines: 126
  12.  
  13. > I would like to be able to use DEBUG i/o instruction to access
  14. >the Headland chip set hardware and reenable the slot for error diagnosis.
  15. >   My initial musings around a dissembly of the BIOS indicate that CMOS
  16. >location x'8F' is used for this function( o70,8f then i71 or o71,xx) but how
  17. >this location maps to memory control is a mystery. Any help would be appreciate
  18. >d.
  19. >Regards
  20.  
  21. Which chipset are you working with?  Shasta, or Summit, or ....?
  22.  
  23. On the Shasta chipset (i.e. HTK342) (not completely sure about Summit) there is a
  24. double-indexing scheme to access the internal registers.
  25.  
  26. Taking from the chipset manual:
  27.  
  28.     To program the INDEX registers, one must execute the following procedure:
  29.  
  30.     i) Write I/O Location 28H with Value = INDEX (00-1FH for HT321 chip)
  31.     ii) Write to I/O Location 24H with Control Value for the selected INDEX
  32.  
  33.     To Read INDEX registers, execute the following procedure:
  34.  
  35.     i) I/O Write Location 28H with Value = INDEX (00-1FH for HT321 chip)
  36.     ii) I/O Read Location 24H - Control Value of selected INDEX is presented
  37.  
  38.  
  39. INDEX 0024H is mapped as:    (DRAM Options Port #1)
  40.  
  41. Bits    Value    Meaning
  42.  1:0    0 0    1 bank of DRAM
  43.      0 1    2 banks
  44.     1 0    3 banks
  45.     1 1    4 banks
  46.  
  47. INDEX 0025H    (DRAM Options Port #2)
  48.  
  49. Bits    Value    Meaning
  50.  1:0        Type of DRAMS in bank 0
  51.  3:2        Type of DRAMS in bank 1
  52.  5:4        Type of DRAMS in bank 2
  53.  7:6        Type of DRAMS in bank 3
  54.  
  55.     0 0    256k
  56.     0 1    1MB
  57.     1 0    4MB
  58.     1 1    16MB
  59.  
  60.  
  61. INDEX 0028H    (Data Transfer Port)
  62.  
  63. Bits    Value    Meaning
  64. 3:0    1100    TOP_OF_REMAP_MEMORY register (MSB)
  65.     1101    TOP_OF_REMAP_MEMORY register (LSB)
  66.     1110    TOP_OF_MEMORY register (MSB)
  67.     1111    TOP_OF_MEMORY register (LSB)
  68.  
  69. 4:5        Reserved
  70.  
  71. 6    0    Read Transfer
  72.     1    Write Transfer
  73.  
  74. 7    0    No action
  75.     1    Initiate Transfer
  76.  
  77.  
  78. INDEX 0029H    (RAM Address Register)
  79.  
  80. Bits    Value    Meaning
  81.  4:0        RAM address register contents
  82.  7:5        Reserved
  83.  
  84. INDEX 002AH    (Data Transfer Port)
  85.  
  86. Bits    Value    Meanining
  87. 7:0        Data register contents
  88.  
  89.  
  90.  
  91. To write to a RAM location:
  92.  
  93. 1. Set RAM Address Register:
  94.     - IOW to address 28H with value 29H
  95.     - IOW to address 24H with RAM address value
  96.  
  97. 2. Set Data Transfer Port:
  98.     - IOW to address 28H with value 2AH
  99.     - IOW to address 24H with data of value to be transferred
  100.  
  101. 3. Initiate the write transfer
  102.     - IOW to address 28H with value 28H
  103.     - IOW to address 24H with value
  104.         a) bits 3:0 specify the destination of the transfer
  105.         b) bit 6 set
  106.         c) bit 7 set
  107.  
  108.  
  109. To properly change the amount of DRAM that you have, the banks must be specified
  110. properly and the top of memory must also be set.
  111.  
  112. If you want more information, I can send you a FAX of the appropriate part of the
  113. data sheets.
  114.  
  115. In case you're wondering, Headland is actually a division of LSI-Logic.  The chipsets
  116. are designed up here in Toronto, Canada, with the exception of the portable chipsets
  117. which are done in California.
  118.  
  119. I don't know if the above information will help, it depends on the chipset that you
  120. are using....
  121.  
  122. ---
  123.      Michael Smith - Chipset Design Engineer
  124.  
  125. Phone: (416) 620-7400         michael@canada.lsil.com
  126. Fax:   (416) 694-5005
  127.  
  128.     _/     _/_/   _/_/_/   _/                   _/
  129.    _/    _/        _/     _/ 
  130.   _/      _/_/    _/     _/     _/_/_/ _/_/_/ _/ _/_/_/
  131.  _/         _/   _/     _/     _/  _/ _/  _/ _/ _/
  132. _/_/_/ _/_/_/ _/_/_/   _/_/_/ _/_/_/ _/_/_/ _/ _/_/_/
  133.                                         _/   LSI Logic Corp. of Canada, Inc.
  134.                                    _/_/_/   Suite 1110, 401 The West Mall
  135.                                            Etobicoke, Ontario
  136.                                           M9C 5J5
  137.  
  138.  
  139.