home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / sys / ibm / pc / hardware / 33363 < prev    next >
Encoding:
Internet Message Format  |  1992-12-16  |  2.9 KB
  1. Xref: sparky comp.sys.ibm.pc.hardware:33363 comp.sys.intel:2721 comp.sys.mac.hardware:24283
  2. Newsgroups: comp.sys.ibm.pc.hardware,comp.sys.intel,comp.sys.mac.hardware
  3. Path: sparky!uunet!psgrain!hippo!shannon!news
  4. From: Philip Machanick <philip@concave.cs.wits.ac.za>
  5. Subject: Re: RISC defined! Was Re: 486SLC chip.... what is it?
  6. Message-ID: <1992Dec16.075744.16348@shannon.ee.wits.ac.za>
  7. X-Xxdate: Wed, 16 Dec 92 09:48:25 GMT
  8. Sender: news@shannon.ee.wits.ac.za
  9. Organization: Computer Science Dept, Wits University
  10. X-Useragent: Nuntius v1.1.1d12
  11. References: <1992Dec16.002017.3605@mksol.dseg.ti.com>
  12. Date: Wed, 16 Dec 1992 07:57:44 GMT
  13. Lines: 54
  14.  
  15. In article <1992Dec16.002017.3605@mksol.dseg.ti.com> fred j mccall
  16. 575-3539, mccall@mksol.dseg.ti.com writes:
  17. >In <1992Dec11.155653.8469@ptdcs2.intel.com> greason@ptdcs2.intel.com
  18. (Jeff 
  19. >Greason ~) writes:
  20. >
  21. >>In article <1992Dec9.230819.7876@mksol.dseg.ti.com>
  22. mccall@mksol.dseg.ti.com 
  23. >(fred j mccall 575-3539) writes:
  24. >>>>They're RISC 386's with a math co. and a cache. 
  25. >>>
  26. >>>Huh?  Nonsensical statement, oh guru.  The phrase 'RISC 386' is a
  27. >>>contradiction in terms.  If the chip accepts the 386 instruction set
  28. >>>(and it does) it is BY DEFINITION not RISC.
  29. >
  30. >>I realize this was not your point, but...
  31. >
  32. >>Aha!  Somebody finally admitted it.  I've long suspected that the RISC
  33. advocate
  34. >>definition of RISC is primarily negative.  Originally, RISC chips had
  35. simple
  36. >>instruction sets, where "simple" was supposed to make it possible to use
  37. >>advanced implementation techniques such as pipelining and caching
  38. because
  39. >>of the reduced transistor budget.  When CISC chips used these, they
  40. claimed
  41. >>that reduced implementation time was the advantage.  Now, it comes down
  42. to
  43. >>just what you stated:
  44. >>  "RISC (adj.): 1) A chip which does not accept the X86 instruction set.
  45. >>   2) A chip which is not manufactured by Intel."
  46. >
  47. >Well, no.  What it comes down to is i386 instruction set is a CISC
  48. >instruction set.  Hence, implementing that instruction set is not
  49. >RISC.  Note that if you implement the Motorola 68k or the DEC VAX
  50. >instruction set, you are also not RISC.
  51.  
  52. Definitions and what marketing people call RISC don't count. What counts
  53. is how performance is achieved. The major feature of RISC is not saving
  54. transistors, but making instructions as close as possible to similar
  55. complexity so they pipeline easily. This tends to break down somewhat
  56. with floating point.
  57.  
  58. >The issue with RISC is SPEED.  The issue with most folks buying
  59. >computers who don't need that kind of speed is COST -- and that
  60. >includes throwing away all that software.  So yes, you could say that
  61. >the issue becomes backward compatibility.
  62.  
  63. If we are in defintion mode:
  64.   backward compatibility = compatibility with things that are backward
  65. --
  66. Philip Machanick
  67. Computer Science Dept, Univ of the Witwatersrand, 2050 Wits, South Africa
  68. philip@concave.cs.wits.ac.za  phone: 27 (11) 716-3759  fax: 339-7965
  69.