home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / sys / amiga / programm / 17560 < prev    next >
Encoding:
Internet Message Format  |  1992-12-21  |  3.1 KB
  1. Xref: sparky comp.sys.amiga.programmer:17560 comp.sys.amiga.hardware:21805
  2. Path: sparky!uunet!noc.near.net!bigboote.WPI.EDU!nntp!ahansfor
  3. From: ahansfor@bigwpi.wpi.edu (Andrew L. Hansford)
  4. Newsgroups: comp.sys.amiga.programmer,comp.sys.amiga.hardware
  5. Subject: Re: CISC and RISC
  6. Date: 19 Dec 92 03:05:42
  7. Organization: Worcester Polytechnic Institute, Worcester, MA 01609-2280
  8. Lines: 46
  9. Distribution: world
  10. Message-ID: <AHANSFOR.92Dec19030542@bigwpi.wpi.edu>
  11. References: <70436@cup.portal.com> <amipb.04wr@amipb.gna.org> <37844@cbmvax.commodore.com>
  12.     <AHANSFOR.92Dec17115522@bigwpi.wpi.edu> <1gsorsINN327@crcnis1.unl.edu>
  13. NNTP-Posting-Host: bigwpi.wpi.edu
  14. In-reply-to: tbills@cse.unl.edu's message of 18 Dec 1992 14:57:00 GMT
  15.  
  16. >>>>> On 18 Dec 1992 14:57:00 GMT, tbills@cse.unl.edu (Trent Bills) said:
  17.  
  18. tbills> In article <AHANSFOR.92Dec17115522@bigwpi.wpi.edu>, ahansfor@bigwpi.wpi.edu (Andrew L. Hansford) writes:
  19.  
  20. tbills> |> True. But like exception handling, more support for this seems to go
  21. tbills> |> into CISC machines.  As for multiple processors, you still incur the
  22. tbills> |> same cost for a context switch.  Now you have more processors
  23. tbills> |> switching.  Esp with microkernel architectures that instead of one
  24. tbills> |> switch to the kernel and back to the calling function (2 switches),
  25. tbills> |> you get a context switch to the kernel,  a message is copied or
  26. tbills> |> remapped, a context switch to a user lever server, and then the server
  27. tbills> |> enters the kernel to pass a message back to the calling proces.  Now
  28. tbills> |> we have twice and many context switches.  
  29.  
  30. tbills> The idea behind having multiple processors is that you only have a few
  31. tbills> active processes at any one time and that each processor can be more
  32. tbills> or less dedicated to that process.
  33.  
  34. How many processors do you plan to have running?  How many processes
  35. do you intend to have running?  I bet that at most any time
  36. #processes > #processors. 
  37.  
  38.  
  39. tbills> The cost of a context switch in a RISC machine isn't usually that much
  40. tbills> more that a CISC machine.  The only real difference is that the CISC
  41. tbills> machine only has to execute one or two instructions to perform the
  42. tbills> context switch whereas the RISC machine will have to execute much more.
  43. tbills> However, every instruction in the RISC machine will only take one clock
  44. tbills> cycle whereas the instructions for a task switch in a CISC machine
  45. tbills> will take a rather large number of clock cycles.  Every access to memory
  46. tbills> will take at least one clock cycle regardless of the type of processor.
  47. tbills> The result is larger code on the RISC machine, but roughly identical
  48. tbills> performance for both.
  49.  
  50. Yes.  The time that each takes is roughly the same.  The RISC chips
  51. come out slightly faster.  Still, the more registers the longer a
  52. context switch.  And RISC machines, having the virtue of being of new
  53. design, have larger register files.  The effect is that application
  54. performance has seen a greater increase in performance than the OS.
  55. Note that the OS functions on RISC still run faster than on CISC but
  56. not by as large of margin.
  57.  
  58.  
  59. -- Andrew Hansford
  60.    ahansfor@wpi.wpi.edu
  61.  
  62.