home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / sys / amiga / programm / 17483 < prev    next >
Encoding:
Internet Message Format  |  1992-12-17  |  2.1 KB
  1. Xref: sparky comp.sys.amiga.programmer:17483 comp.sys.amiga.hardware:21717
  2. Path: sparky!uunet!noc.near.net!bigboote.WPI.EDU!nntp!ahansfor
  3. From: ahansfor@bigwpi.wpi.edu (Andrew L. Hansford)
  4. Newsgroups: comp.sys.amiga.programmer,comp.sys.amiga.hardware
  5. Subject: Re: CISC and RISC
  6. Date: 17 Dec 92 11:55:22
  7. Organization: Worcester Polytechnic Institute, Worcester, MA 01609-2280
  8. Lines: 43
  9. Distribution: world
  10. Message-ID: <AHANSFOR.92Dec17115522@bigwpi.wpi.edu>
  11. References: <70436@cup.portal.com> <amipb.04wr@amipb.gna.org> <37844@cbmvax.commodore.com>
  12.     <AHANSFOR.92Dec17000706@bigwpi.wpi.edu> <1gq3mlINNstt@crcnis1.unl.edu>
  13. NNTP-Posting-Host: bigwpi.wpi.edu
  14. In-reply-to: tbills@cse.unl.edu's message of 17 Dec 1992 14:43:33 GMT
  15.  
  16. >>>>> On 17 Dec 1992 14:43:33 GMT, tbills@cse.unl.edu (Trent Bills) said:
  17.  
  18.    In article <AHANSFOR.92Dec17000706@bigwpi.wpi.edu>,
  19. |> 5) saving and restoring state on a page fault - Restarting an 
  20. |> instruction and restoring the pipeline to its previous state (or near 
  21. |> to it) can be very time consuming. (Of course CISC machines with a
  22. |> pipeline have the same problem) |>
  23.  
  24. tbills> As far as I know, all of the current popular CISC chips ARE
  25. tbills> pipelined at least to some degree.
  26.  
  27. tbills> The extreme cost of task switching is part of the motivation
  28. tbills> for putting multiple processors in one machine.  Most (all?)
  29. tbills> workstation makers have some kind of multiprocessor machine.
  30.  
  31. tbills> |> -- Andrew Hansford |> ahansfor@wpi.wpi.edu
  32.  
  33. tbills> - Trent Bills
  34.  
  35. True. But like exception handling, more support for this seems to go
  36. into CISC machines.  As for multiple processors, you still incur the
  37. same cost for a context switch.  Now you have more processors
  38. switching.  Esp with microkernel architectures that instead of one
  39. switch to the kernel and back to the calling function (2 switches),
  40. you get a context switch to the kernel,  a message is copied or
  41. remapped, a context switch to a user lever server, and then the server
  42. enters the kernel to pass a message back to the calling proces.  Now
  43. we have twice and many context switches.  
  44.  
  45. -- Andrew Hansford
  46.    ahansfor@wpi.wpi.edu
  47.  
  48.  
  49.  
  50.  
  51.  
  52.  
  53.  
  54.  
  55.  
  56.  
  57.  
  58.  
  59.