home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / lsi / cad / 1217 < prev    next >
Encoding:
Text File  |  1992-12-15  |  957 b   |  24 lines
  1. Newsgroups: comp.lsi.cad
  2. Path: sparky!uunet!zaphod.mps.ohio-state.edu!magnus.acs.ohio-state.edu!csn!neocad!jensen
  3. From: jensen@neocad.com (Jeff Jensen)
  4. Subject: Re: Why no tri-state outputs in FPGA cells?
  5. Message-ID: <1992Dec15.165528.991@neocad.com>
  6. Organization: NeoCAD, Inc.
  7. Date: Tue, 15 Dec 1992 16:55:28 GMT
  8. Lines: 14
  9.  
  10. One possible reason is that the implementation of tri-statable outputs
  11. usually includes an additional series pass transistor in the output path
  12. of the cell. This additional resistance causes additional delay. Given that
  13. speed limitations are a critical problem for FPGAs, you don't want to build
  14. in a fixed additional delay.
  15.  
  16. Jeff Jensen
  17. Neocad
  18.  
  19. -- 
  20.   Jeff Jensen   Neocad Inc.   2585 Central Ave.   Boulder, CO 80301
  21.   (303) 442-9121 X116  Internet: jensen@neocad.com  UUCP: neocad!jensen
  22. ----------------------------------------------------------------------
  23. "... watch from high atop Tokyo Tower as the twisted world you created
  24.