home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / arch / 11735 < prev    next >
Encoding:
Text File  |  1992-12-17  |  2.4 KB  |  62 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!noc.near.net!meiko.com!richard
  3. From: richard@meiko.com (Richard Cownie)
  4. Subject: Re: RISC assemblers question
  5. Message-ID: <1992Dec17.173930.3235@meiko.com>
  6. Organization: Meiko Scientific Corp.
  7. References: <Dec.17.10.16.36.1992.17493@cadenza.rutgers.edu>
  8. Date: Thu, 17 Dec 1992 17:39:30 GMT
  9. Lines: 51
  10.  
  11. masticol@cadenza.rutgers.edu (Steve Masticola) writes:
  12. : Hi,
  13. : 
  14. : I've met a couple of people who have attempted to write assemblers for
  15. : RISC machines, who say that it's a difficult job. Can someone give me
  16. : an inkling as to why?
  17. : 
  18. : I'm not saying that it isn't; the reason just isn't obvious to me
  19. : right now.
  20. : 
  21. : Thanks,
  22. : - Steve (masticol@cs.rutgers.edu).
  23.  
  24. Writing a basic assembler for most RISC machines must surely be easy,
  25. because the instruction formats are few and simple.  However, I can
  26. think of several things which can make it harder:
  27.  
  28.   1) For a processor like the original MIPS, the assembler is responsible
  29.      for identifying pipeline hazards and re-ordering the code and
  30.      inserting no-ops to avoid them.
  31.  
  32.   2) For machines with delayed branches and suchlike, the assembler
  33.      often tries to optimise by filling the delay slot.  I've just
  34.      been looking at the Sun SPARC assembler, and it has a huge pile
  35.      of peephole optimization code.
  36.  
  37.   3) In the quest for simplicity of the instruction set, some things
  38.      usually get swept under the carpet and become difficult, e.g.
  39.      loading immediate constants into registers.  Most RISC's implement
  40.      the common cases of small +ve and -ve integer constants simply
  41.      and efficiently, but loading a random 32-bit constant may be hard.
  42.      On the SPARC, this takes 2 instructions, on the ARM, which is what
  43.      I'm thinking of in particular, it could take up to 4 instructions,
  44.      as immediate constants were only 8 bits shifted by any even number!
  45.      Sounds bizarre, but actually it catches most of the common cases.
  46.      Anyway, it's nice for the assembler writer to hide these kinds of
  47.      architectural warts with pseudo-instructions.
  48.  
  49.      And then if the things you're loading is a relocatable address ...
  50.  
  51. So I guess the answer is, as for most software, you can get 80% of
  52. the functionality with 20% of the work, but getting the last 20% is
  53. hard.
  54.  
  55.  
  56.  
  57. -- 
  58. Richard Cownie (a.k.a. Tich), Meiko Scientific Corp 
  59. email: richard@meiko.com
  60. phone: 617-890-7676
  61. fax:   617-890-5042       
  62.