home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / arch / 11667 < prev    next >
Encoding:
Text File  |  1992-12-15  |  1.8 KB  |  44 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!zaphod.mps.ohio-state.edu!saimiri.primate.wisc.edu!usenet.coe.montana.edu!news.u.washington.edu!uw-beaver!newsfeed.rice.edu!rice!dawn.cs.rice.edu!preston
  3. From: preston@dawn.cs.rice.edu (Preston Briggs)
  4. Subject: Re: IBM's FIRST RISC System/6000(tm) based Shared Memory Parallel Processor
  5. Message-ID: <BzB9uw.2IH@rice.edu>
  6. Sender: news@rice.edu (News)
  7. Organization: Rice University, Houston
  8. References: <lifvl6INNan3@exodus.Eng.Sun.COM>> <CLIFFC.92Dec11101344@dawn.rice.edu> <9235018.14855@mulga.cs.mu.OZ.AU>
  9. Date: Tue, 15 Dec 1992 17:28:08 GMT
  10. Lines: 32
  11.  
  12.  
  13. >> We describe an efficient software cache consistency mechanism for shared
  14. >> memory multiprocessors that supports multiple writers and works for
  15. >> cache lines of any size.  Our mechanism relies on the fact that, for a
  16. >> correct program, only the global memory needs a consistent view of the
  17. >> shared data between synchronization points.  Our delayed consistency
  18. >> mechanism allows arbitrary use of data blocks between synchronizations.
  19.  
  20. >cliffc@rice.edu (Cliff Click) writes:
  21. >>This sounds like an paraphrase of Ervan Darnell's thesis proposal here
  22. >>at Rice.
  23.  
  24. zs@munta.cs.mu.OZ.AU (Zoltan Somogyi) writes:
  25. >This idea is quite old. It was the subject of a tech report six years ago:
  26. >
  27. >%A D. Abramson
  28. >%A K. Ramamohanarao
  29. >%A M. Ross
  30. >%T A software controlled cache coherence policy,
  31. >using selectively clearable cache memories
  32. >%R Technical Report 86/18
  33. >%I Department of Computer Science, University of Melbourne
  34. >%C Melbourne, Australia
  35. >%D 1986
  36.  
  37. In defense of Ervan's work:
  38. He's exploring compiler optimization to lower the cost of maintaining
  39. cache coherence via software.  Presumably, machines like IBM's will
  40. benefit from his efforts (and the efforts of all the other people
  41. working in the same direction).
  42.  
  43. Preston Briggs
  44.