home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / arch / 11644 < prev    next >
Encoding:
Text File  |  1992-12-14  |  2.4 KB  |  63 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!spool.mu.edu!agate!ames!decwrl!deccrl!news.crl.dec.com!dbased.nuo.dec.com!nntpd.lkg.dec.com!grouse.dsg.dec.com!jfc
  3. From: jfc@grouse.dsg.dec.com (John F Carr)
  4. Subject: Re: Alpha Architecture Quirks
  5. Message-ID: <1992Dec15.004158.23049@nntpd.lkg.dec.com>
  6. Keywords: Alpha 21064
  7. Sender: usenet@nntpd.lkg.dec.com (USENET News System)
  8. Organization: Digital Equipment Corporation
  9. References: <1992Dec14.072942.21962@doug.cae.wisc.edu>
  10. Distribution: usa
  11. Date: Tue, 15 Dec 1992 00:41:58 GMT
  12. Lines: 49
  13.  
  14. In article <1992Dec14.072942.21962@doug.cae.wisc.edu>
  15.     keiths@cae.wisc.edu (Keith Scidmore) writes:
  16.  
  17. >1)  I read that the 21064 divide unit is not pipelined and takes one cycle 
  18. >    per bit to produce a result.  Isn't this going to kill floating point
  19. >    performance? [...] I'm
  20. >    lead to think that DEC isn't interested in the FP performance of this chip,
  21. >    or do I have my facts wrong?
  22.  
  23. A double precision floating point divide is slow, but look at the benchmark
  24. results: the Alpha AXP 10000 is rated at 200 SPECfp92.  If you buy the
  25. low-end model you get 112 SPECfp92.  Obviously divide performance isn't
  26. critical to this large selection of real-world applications.
  27.  
  28. In any case, considering the clock speed difference between Alpha AXP and
  29. competitive systems you are better off counting nanoseconds instead of
  30. cycles:
  31.  
  32.             DEC Alpha AXP            IBM RS 6000
  33.                  133 Mhz    150 Mhz             41 Mhz    62.5 Mhz
  34.             cycles    ns    ns        cycles    ns    ns
  35. FP mult or add         6     45     40         2     48     32
  36. FP divide        63    473    420        20    480    320
  37.  
  38. This shows floating point latency of the low/mid range Alpha systems to be
  39. similar to the IBM RS/6000.  But this is the worst-case* performance.  The
  40. Alpha can execute 6 independent floating point operations in parallel, and
  41. most floating point code can use at least part of this parallelism.
  42.  
  43.  
  44. *Both Alpha and RS/6000 are slower when handling infinities, NaNs, or
  45. denormals, but for most applications this is not an important consideration.
  46.  
  47.  
  48. >3)  The manuals say that the 21064 is superpipelined.  Where?  How can this
  49. >    claim be justified in light of the floating point divider not being
  50. >    pipelined at all?
  51.  
  52. I first heard the term "superpipelined" applied to the MIPS R4000, which
  53. does not pipeline integer multiply or divide (I don't know if it pipelines
  54. floating point divide).
  55.  
  56.  
  57.     John Carr
  58.     jfc@grouse.dsg.dec.com
  59.  
  60.     All facts and opinions in this article are the responsibility
  61.     of the author, not DEC.
  62.  
  63.