home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #30 / NN_1992_30.iso / spool / comp / arch / 11622 < prev    next >
Encoding:
Text File  |  1992-12-14  |  3.0 KB  |  63 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!super!rminnich
  3. From: rminnich@super.org (Ronald G Minnich)
  4. Subject: Re: IBM's FIRST RISC System/6000(tm) based Shared Memory Parallel Processor
  5. Message-ID: <1992Dec13.134812.19905@super.org>
  6. Keywords: mp shared-memory parallel multiprocessor risc smp
  7. Sender: news@super.org (USENET News System)
  8. Nntp-Posting-Host: metropolis
  9. Organization: Supercomputing Research Center (Bowie, MD)
  10. References: <Bz0xLu.298v@austin.ibm.com> <1g86boINNh5m@fido.asd.sgi.com>
  11. Date: Sun, 13 Dec 1992 13:48:12 GMT
  12. Lines: 49
  13.  
  14. In article <1g86boINNh5m@fido.asd.sgi.com> mtj@babar.asd.sgi.com (Michael Jones) writes:
  15. > (claim 1) It's been a _long time_ since a multicomputer or other
  16. > non-coherent computing complex was seen as an interesting platform 
  17. > for the problems Mr. Mitchell mentions which include CFD and FEA 
  18. > solvers.
  19.  
  20. IBM gave a talk on the machine at the cluster workshop. 
  21. It is called the Power/4 now, the Power/128 is in the works. 
  22. Power/4 is 4 cpus, and Power/128 is of course 128. 
  23. Kernel is AIX, but Mach 3.0 runs on it as well. Getting Mach up on the 
  24. machine looked like an adventure, as the MP code assumes coherent caches.
  25. The person who did Mach stated that he felt that much of the work
  26. done would apply to a coherent cache machine as well.
  27. I.e. the things you do to code for a non-coherent cache machine would 
  28. improve performance on a coherent cache machine. My experience agrees
  29. with this.
  30.  
  31. The speakers stated flatly that coherent cache machines can not scale. 
  32. Here is where you have to watch the use of the word 'scale'. There is 
  33. scalability in that you can add more nodes, a la SCI or KSR; and there is 
  34. performance scalability in that adding more nodes doesn't get you into
  35. N^2 communications  costs (which can easily happen with coherent
  36. cache machines not on a bus; take a look at the time it takes on 
  37. a cache-coherent shared-memory machine using a ring with lots of nodes 
  38. to write a variable which is in every CPUs cache. Examples: MemNet or 
  39. one of its more recent incarnations:see ICPP 91, Computer a month or two ago). 
  40. The Power/128 people are concerned with
  41. performance scalability. [As an aside, the Cray APP, also described at the
  42. workshop, uses a noncoherent cache scheme as well]. 
  43.  
  44. Currently there are four RS6000s (980s ?), with 128 Mb each, with a crossbar,
  45. and eight shared memory modules. First cut of the crossbar was done
  46. with Xilinx; later cuts are custom. 
  47.  
  48. In user mode, the shared area obeys the following rules:
  49. 1) Granularity of object size for sharing: page size
  50. 2) Only ever one writer for a page, multiple readers
  51. 3) to sync. a page back, write it to memory and invalidate cached copy
  52.  
  53. I like the model. I am biased; I started using this model four 
  54. years ago, albeit on an Ethernet. I think they will find a need for some useful
  55. variations on rule (3), however.
  56.  
  57. ron
  58.  
  59. -- 
  60. you want windows? I got windows. 4608 by 3600,    | rminnich@super.org
  61. 16 channels of sound, 4' by 6'. Fun.              | (301)-805-7451 or 7312
  62. Most abused words: open, scaleable, [more later]  |
  63.