home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / sci / space / shuttle / 2829 < prev    next >
Encoding:
Internet Message Format  |  1992-11-24  |  2.0 KB
  1. Path: sparky!uunet!usc!cs.utexas.edu!sun-barr!ames!titan.ksc.nasa.gov!waterman
  2. From: waterman@titan.ksc.nasa.gov
  3. Newsgroups: sci.space.shuttle
  4. Subject: Shuttle Computer Problems
  5. Message-ID: <1992Nov23.223811.4292@titan.ksc.nasa.gov>
  6. Date: 23 Nov 92 22:38:11 EST
  7. Organization: NASA, Kennedy Space Center
  8. Lines: 34
  9.  
  10. Monday November 23 10:20 EST
  11.  
  12. I'm looking for some help out here in the net. Any physists or experts
  13. in electron physics out there?
  14.    The problem we're having is with both the General Purpose Computers
  15. (GPCs) onboard the shuttle as well as the Main Engine Controllers (SSMEC).
  16. Both experience single bit upsets while in orbit. The GPCs have one bit
  17. error correction and log these upsets in what we call a soft error counter.
  18. For the SSMEC, it has no error correction. We dump the SSMEC memory after
  19. landing and determine how many upsets have occurred. Well today when the
  20. SSMECs were powered up on Discoveries three Main Engines, the standby
  21. computer on engine 3 had one bit flipped from the last time it was powered
  22. up (about a week ago). The GPCs have also experienced soft errors while at
  23. the pad. The current theory is that high energy particles striking the 
  24. memory cell impart energy which changes the state. My question is if
  25. high energy particles can change the memory on the shuttle sitting on the
  26. pad. Why aren't all the other computers in the world inflicted with the
  27. same problem? Has anyone heard any studies being done on this?
  28.  
  29. Some info, the SSMEC uses 8K static RAM chips to make up the 64K by 16 bit
  30. main memory. When power is removed the memory is held up by a 3.56V
  31. battery. Todate it is believed that all bit flips have occurred at this
  32. lower battery voltage (power up voltage is 5V). This of course can not
  33. be proved (could have happened at full power in memory that was not being
  34. accessed).
  35.  
  36. Thanks.
  37.  
  38. ---------------------------------------------------------------------------
  39. Bob Waterman [Aqua]
  40. waterman@titan.ksc.nasa.gov
  41. ---------------------------------------------------------------------------
  42.  
  43.  
  44.