home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / lang / vhdl / 533 next >
Encoding:
Internet Message Format  |  1992-11-15  |  4.8 KB
  1. Path: sparky!uunet!mcsun!Germany.EU.net!unidui!du9ds3!veit
  2. From: veit@du9ds3.fb9dv.uni-duisburg.de (Holger Veit)
  3. Newsgroups: comp.lang.vhdl
  4. Subject: CFP: Workshop on Hierarchical Test Generation
  5. Date: 16 Nov 92 07:52:27 GMT
  6. Organization: Uni-Duisburg FB9 Datenverarbeitung
  7. Lines: 133
  8. Message-ID: <veit.721900347@du9ds3>
  9. Reply-To: veit@du9ds3.fb9dv.uni-duisburg.de
  10. NNTP-Posting-Host: du9ds3.fb9dv.uni-duisburg.de
  11.  
  12.         WORKSHOP ON HIERARCHICAL TEST GENERATION
  13.                    August 8-11, 1993
  14.  
  15.               Blacksburg, Virginia  USA
  16.  
  17. Preliminary Call for Participation
  18.  
  19. Scope.  Complex VLSI systems present significant problems for test
  20. generation.  Gate level fault models yield high quality tests, but their
  21. application to circuits with hundreds of thousands of gates is
  22. prohibitively expensive.  Better approaches to test generation for these
  23. systems is a necessity.  With hardware description languages such as
  24. VHDL, designs can be described in either a top down or bottom up
  25. fashion through varying levels of abstraction.  However, there is a
  26. corresponding need for an accompanying set of test generation
  27. techniques that can work throughout the abstraction hierarchy.
  28. Designers at different points in the design process need to generate
  29. tests to validate their design models.  In addition, if testability is
  30. considered early in the design process, test generation at all
  31. subsequent design phases would be easier.  If hierarchical design
  32. techniques are to be truly effective, corresponding test generation
  33. techniques must be developed.
  34.  
  35. The first Workshop on Hierarchical Test Generation will bring
  36. together researchers from the hardware description language, test, and
  37. related communities to discuss these issues in a focused and
  38. interactive forum.  Areas of interest include behavior-assisted gate-
  39. level and switch-level test generation, test construction from sub-
  40. component tests, and test generation from behavioral models.  The
  41. workshop will assess the current state of hierarchical test generation
  42. and establish research directions and goals for further development of
  43. test generation techniques that can be applied to large and complex
  44. circuits.  A concrete, immediate result of the workshop will be the
  45. creation of a hierarchical test generation model suite that researchers
  46. can use to evaluate and compare hierarchical test generation
  47. techniques.  Plans for a second workshop, to be held in Germany in
  48. August 1994, are already underway.
  49.  
  50. Workshop Location.  The first workshop will be held on the campus
  51. of Virginia Polytechnic Institute and State University.  Virginia Tech
  52. is in Blacksburg, Virginia, which is located in the scenic Blue Ridge
  53. Mountains.  Air transportation is provided by the Roanoke, Virginia
  54. airport.
  55.  
  56. Participation.  To maintain the focused format of the workshop,
  57. participation will be limited.  If you would like to participate, please
  58. complete and submit the application below.  If you would like to speak
  59. at the workshop, also submit a one-page abstract of your presentation.
  60. The application and abstract should be submitted to the appropriate
  61. program chair listed below.  Electronic mail submissions are encouraged.
  62.  
  63. Sponsors.  Sponsorship is currently pending approval.
  64.  
  65. General Chair
  66. James R. Armstrong
  67. Electrical Engineering
  68. Virginia Tech
  69. Blacksburg, VA  24061  USA
  70. telephone: (703) 231-4723
  71. fax: (703) 231-3362
  72. jra@vtvm1.cc.vt.edu
  73.  
  74. Program Chair
  75. F. Gail Gray
  76. Electrical Engineering
  77. Virginia Tech
  78. Blacksburg, VA  24061  USA
  79. telephone: (703) 231-7059
  80. fax: (703) 231-3362
  81. fggray@vtvm1.cc.vt.edu
  82.  
  83. Program Co-Chair (Europe)
  84. Walter Geisselhardt
  85. Universitaet Duisburg
  86. Fachbereich 9 Datenverarbeitung
  87. Bismarckstr. 81
  88. W-4100 Duisburg 1
  89. Germany
  90. telephone: 0203-379-2729
  91. gd@du9ds3.uni-duisburg.de
  92.  
  93. Program Co-Chair (Asia)
  94. Kozo Kinoshita
  95. Osaka University
  96. Suite 565, 2-1 Yamadaoka
  97. Japan
  98. telephone: 06-877-5111
  99. kozo@ap.osaka-u.ac.jp
  100.  
  101. Important Dates:
  102.     Applications due:  April 5, 1993
  103.     Notification:      May 15, 1993
  104.     Overheads:         July 26, 1993
  105.  
  106. --------------------------------------------------------------------
  107.  
  108. WORKSHOP ON HIERARCHICAL TEST GENERATION
  109. AUGUST 8-11, 1992
  110. BLACKSBURG, VIRGINIA  USA
  111.  
  112. PARTICIPATION APPLICATION
  113.  
  114. Name:
  115.  
  116. Affiliation:
  117.  
  118. Mailing Address:
  119.  
  120. Telephone:
  121.  
  122. Fax:
  123.  
  124. Electronic mail:
  125.  
  126. Briefly summarize your background and interest in hierarchical
  127. test generation:
  128.  
  129. I would like to make a presentation at the workshop (yes or no):
  130.  
  131. Title of presentation:
  132.  
  133. PROSPECTIVE PRESENTERS SHOULD INCLUDE A ONE-PAGE ABSTRACT WITH
  134. THEIR APPLICATION.
  135.  
  136. Submit application and abstract to the appropriate program chair
  137. listed above by April 5, 1993.
  138.  
  139.  
  140. -- 
  141. |  |   / Dr. Holger Veit         | INTERNET: veit@du9ds3.fb9dv.uni-duisburg.de
  142. |__|  /  University of Duisburg  | "XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
  143. |  | /   Dept. of Electr. Eng.   |   Sorry, the above really good fortune has
  144. |  |/    Inst. f. Dataprocessing |      been CENSORED because of obscenity"
  145.