home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #27 / NN_1992_27.iso / spool / comp / arch / 10940 < prev    next >
Encoding:
Text File  |  1992-11-19  |  1.5 KB  |  34 lines
  1. Newsgroups: comp.arch
  2. Path: sparky!uunet!haven.umd.edu!decuac!pa.dec.com!nntpd2.cxo.dec.com!nntpd.lkg.dec.com!star.dec.com!dipirro
  3. From: dipirro@star.dec.com (Steve DiPirro)
  4. Subject: Re: DEC Alpha architecture issues
  5. Message-ID: <1992Nov19.204209.6619@nntpd.lkg.dec.com>
  6. Sender: usenet@nntpd.lkg.dec.com (USENET News System)
  7. Organization: Digital Equipment Corporation
  8. Date: Thu, 19 Nov 1992 20:30:12 GMT
  9. Lines: 23
  10.  
  11.  
  12. In article <lgnfc3INNqnt@spim.mti.sgi.com>, woodacre@mips.com (Michael Woodacre) writes...
  13. >In article <1992Nov18.210416.27212@nntpd.lkg.dec.com>,
  14. . . .
  15. >Can you explain how this is different from kernel code with interrupts
  16. >disabled on any other risc processor? For instance, an R4000 can
  17. >implement uniprocessor-atomic "instructions" which are sequences of
  18. >MIPS instructions to implement complex functions by running code
  19. >in kernel level with interrupts switched off.
  20.  
  21. There are certainly similarities. PALcode "instructions" actually appear
  22. as single instructions in the Istream which is handy for debuggers, etc.
  23. PALcode runs with interrupts disabled, Istream memory management traps
  24. disabled, and complete control over machine state. The environment allows
  25. more flexibility and more possibilities than merely running in the "standard"
  26. environment with interrupts disabled.
  27.  
  28. ------------
  29. Steve DiPirro        dipirro@star.dec.com
  30.                      --or-- dipirro@star.enet.dec.com
  31.                      --or-- ...!decwrl!star.dec.com!dipirro
  32.                      --or-- dipirro%star.dec@decwrl.dec.com
  33. ------------
  34.