home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / sci / electron / 13234 < prev    next >
Encoding:
Internet Message Format  |  1992-07-24  |  2.7 KB
  1. Path: sparky!uunet!cs.utexas.edu!torn!news.ccs.queensu.ca!qucdn!leek
  2. Organization: Queen's University at Kingston
  3. Date: Thursday, 23 Jul 1992 21:13:43 EDT
  4. From: <LEEK@QUCDN.QueensU.CA>
  5. Message-ID: <92205.211343LEEK@QUCDN.QueensU.CA>
  6. Newsgroups: sci.electronics
  7. Subject: Re: 20 Bit Counter?
  8. References: <1992Jul21.233228.27249@uwm.edu>
  9.  <ERIC.92Jul22201943@iceland.telebit.com>
  10. Lines: 50
  11.  
  12. In article <ERIC.92Jul22201943@iceland.telebit.com>, eric@telebit.com (Eric
  13. Smith) says:
  14.  
  15. Original post was about needing a 20-bit address generator for RAM.
  16.  
  17. >You could use a CMOS counter 14-bit counter like the 4040.  Remember that
  18. >it needs CMOS input levels on the clock and reset lines.  Two of these would
  19. >get you 28 bits.  These are really slow, and since you would need two of
  20. >them anyhow, I think you're probably better of with 74xx parts.
  21.  
  22. There is the HC remix of the 4020, 4040 chip.  They are now 74HC4020 and
  23. 74HC4040.  These are faster chip and blessed with 74HC drive capabilities
  24. and speed.  Do use them carefully.  Due to the rippling nature (each bit
  25. has an accumulated delay from the last one in the chain) and CMOS
  26. switching current, pretty bad ring on the output is possible.  I have
  27. witnessed  2V ringing on a badly done wire wrap board with these chips.
  28. I 'fixed' the problem by terminating the outputs to ground via 220 ohms
  29. resistors.  The ringing is reduced to below TTL thresholds.
  30.  
  31. I pretty much use synchronous counters on all my designs - a side effect
  32. of doing VLSI course and working with PLD's.
  33.  
  34. I would highly recommend using a series of synchronous counter described
  35. below or at the very least use latches on the outputs clocked by a
  36. different phase of the clock (ie hold the previous address until the
  37. new one settles down).  This reduces the chip count and optionally allows
  38. one to tristates the address generator for access from CPU side.
  39.  
  40. >
  41. >If you need the counter to be fast enough to be able to read or write
  42. >the memory "instantly" after incrementing, you need to use synchronous
  43. >counters, like the 74xx163.  For a fully synchronous 20 bit counter, you
  44. >would need to have four gates to generate the *ET (or was it *EP) inputs
  45. >to each '163 after the first.  In practice you can tie the ripple carry
  46. >output of each counter to the *ET and *EP inputs of the next counter up.
  47.  
  48. >There are probably some 8 bit synchronous counters also, in the 74xx500-699
  49. >range, but I don't know them offhand.
  50.  
  51. 74LS469 is a 8-bit up/down counter.  I don't know whether it is
  52. synchronous or not.  It is missing from my really old TTL databook.
  53.  
  54. Alternative is to implement the counter in a PAL/GAL chip if you know
  55. what you are doing and have the equipment to program it.  PLD's
  56. are kind of slow, but they allow a much more complex designs.
  57.  
  58. >Eric
  59.  
  60. K. C. Lee
  61. Elec. Eng. Grad. Student
  62.