home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / sys / intel / 1339 < prev    next >
Encoding:
Internet Message Format  |  1992-07-23  |  866 b 
  1. Path: sparky!uunet!paladin.american.edu!darwin.sura.net!udel!gvls1!tredysvr!asns!tmm
  2. From: tmm@dvnspc1.Dev.Unisys.COM (Tim McCaffrey)
  3. Newsgroups: comp.sys.intel
  4. Subject: Cache controllers
  5. Message-ID: <1992Jul23.215528.8807@dvnspc1.Dev.Unisys.COM>
  6. Date: 23 Jul 92 21:55:28 GMT
  7. Organization: Unisys - Tredyffrin Engineering Offices
  8. Lines: 14
  9.  
  10.  
  11.  Does anyone have a list of cache controllers that work with the
  12.  486 and what their charteristics are? (background write back,
  13.  n-way set associative, number of wait states on cache miss,
  14.  bus snooping, etc).  Also, does anybody have any statistics
  15.  for the hit ratios of a large (> 1Meg) 16 bit protected mode
  16.  application with various cache sizes and types? 
  17.  
  18.  We have the Intel databook, but that doesn't tell much how the
  19.  data was arrived at (probably DOS real mode apps :( ).
  20.  
  21.              ADthanksVANCE
  22.  
  23.                 Tim McCaffrey
  24.