home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / sys / ibm / pc / hardware / 20502 < prev    next >
Encoding:
Text File  |  1992-07-28  |  2.0 KB  |  54 lines
  1. Newsgroups: comp.sys.ibm.pc.hardware
  2. Path: sparky!uunet!darwin.sura.net!convex!news.utdallas.edu!corpgate!bnrgate!nrcnet0!cunews!torn!csd.unb.ca!morgan.ucs.mun.ca!nstn.ns.ca!cs.dal.ca!hazen
  3. From: hazen@cs.dal.ca (Dave Hazen)
  4. Subject: DMA programming on generic xt/at
  5. Message-ID: <Bs40vz.Cpy@cs.dal.ca>
  6. Sender: usenet@cs.dal.ca (USENET News)
  7. Nntp-Posting-Host: cs.dal.ca
  8. Organization: Math, Stats & CS, Dalhousie University, Halifax, NS, Canada
  9. References: <1992Jul28.144851.9569@cs.utwente.nl>
  10. Date: Tue, 28 Jul 1992 17:35:58 GMT
  11. Lines: 41
  12.  
  13.  
  14.  
  15. Summary of findings in attempting to program DMA chan 1 on generic
  16. xt/at (Mesa 6c23 16 MHz '286 with an 8 bit bus):
  17.  
  18. 1.  High nibble (bits 16-19) of address are read from a dma page register
  19. located at io locations 0x81-0x83.  Due to some inverted logic, the
  20. register allocations are:
  21. dma channel 3 = 0x81
  22. dma channel 2 = 0x82
  23. dma chans 1 & 0 =0x83.
  24. (I sorted this out from the circuit diagrams and BIOS listing in an
  25. IBM-XT manual)
  26.  
  27. 2.  To avoid contention over the upper nibble register, it is necessary
  28. to disable dma channel 0 (refresh) when using channel 1 otherwise the
  29. refresh system will change the upper nibble register when you least expect
  30. it. (Remember to re-enable it afterwards)
  31.  
  32. 3.  Because the dma chip (8237) has only 16 bits of address on board, 
  33. crossing a 64k boundary is tricky.  (it is an absolute address, not segment:
  34. offset type).  Either avoid it or try to catch the dma controller when
  35. the address register rolls over and adjust the upper nibble register 
  36. accordingly.  (I chose to avoid it)
  37.  
  38. 4.  There are hints in my chips and technologies literature that their chip
  39. sets feature an upper nibble register large enough to handle the entire
  40. address space of the processor (5 to 8 bits for at's)  I have no proof one
  41. way or another.
  42.  
  43. dave
  44.  
  45.  
  46.  
  47.  
  48.  
  49. -- 
  50. Dave Hazen                        BitNet: hazen@open.dal.ca
  51. Dept. of Oceanography             Telemail: dalhousie.ocean
  52. Dalhousie University              Voice: (902) 494-3396
  53. Halifax, NS CANADA B3H 4J1        FAX:  (902) 494-3877
  54.