home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / sys / amiga / programm / 11807 < prev    next >
Encoding:
Internet Message Format  |  1992-07-29  |  1.4 KB
  1. Path: sparky!uunet!darwin.sura.net!mips!sdd.hp.com!usc!rpi!utcsri!eecg.toronto.edu!colin
  2. Newsgroups: comp.sys.amiga.programmer
  3. From: colin@eecg.toronto.edu (Colin Plumb)
  4. Subject: Re: CPU cycles
  5. Message-ID: <1992Jul29.225850.7496@jarvis.csri.toronto.edu>
  6. Organization: University of Toronto
  7. References: <jbickers.0bpc@templar.actrix.gen.nz>
  8. Date: 30 Jul 92 02:58:50 GMT
  9. Lines: 21
  10.  
  11. In article <jbickers.0bpc@templar.actrix.gen.nz> jbickers@templar.actrix.gen.nz (John Bickers) writes:
  12. >    I'm having some difficulty working out the relationship between
  13. >    CPU cycles and clock speed. I want to execute a routine at
  14. >    something like 4000 times a second on a 25MHz 68030, so I've tried
  15. >    to figure out how many cycles I'm allowed in the routine (by this
  16. >    I mean CPU instruction cycles, as given in the back of an
  17. >    assembler manual - ie: MOVEQ takes 4 cycles, etc).
  18.  
  19. Those timings are for a 68000.  An '030 or an '040 take fewer cycles per
  20. instruction as well as cycling faster (especially for long instructions!).
  21.  
  22. Also, did you remember to add fetch effective address time, and did you
  23. account for the number of wait states in memory accesses?  If
  24. instructions will fit into the cache, it'll run full-speed, but if it
  25. won't, there's that fetch, plus the data accesses (there is a small data
  26. cache, but it's not hard to blow.)
  27.  
  28. And over a 7.15909 MHz 16-bit bus, memory access takes a *long* time as far
  29. as a 25 MHz, 32-bit 68030 is concerned...
  30. -- 
  31.     -Colin
  32.