home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / lsi / testing / 169 < prev    next >
Encoding:
Text File  |  1992-07-25  |  939 b   |  28 lines
  1. Newsgroups: comp.lsi.testing
  2. Path: sparky!uunet!zaphod.mps.ohio-state.edu!moe.ksu.ksu.edu!ux1.cso.uiuc.edu!m.cs.uiuc.edu!haney
  3. From: haney@m.cs.uiuc.edu (Michael Haney)
  4. Subject: 1149.1 for Xilinx FPGA's
  5. Message-ID: <1992Jul24.193925.26219@m.cs.uiuc.edu>
  6. Summary: Has anyone put 1149.1 into a Xilinx 3k FPGA?
  7. Keywords: 1149.1 Xilinx
  8. Organization: University of Illinois, Dept. of Comp. Sci., Urbana, IL
  9. Date: Fri, 24 Jul 1992 19:39:25 GMT
  10. Lines: 16
  11.  
  12.  
  13. Does anyone have an 1149.1 implementation for the Xilinx 3k
  14. family that they would be willing to share?
  15.  
  16. Specifically, I am thinking about putting boundary scan into
  17. an XC3042-based project that I am working on, and I am curious
  18. as to how many CLB's it will cost for the controller and the
  19. boundary cells.
  20.  
  21. I don't want to use Xilinx's configuration readout; I wish to be
  22. JTAG compliant with other devices in the project...
  23.  
  24. Any information would be welcome.
  25.  
  26. Mike Haney
  27. haney@cs.uiuc.edu
  28.