home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / lsi / cad / 819 < prev    next >
Encoding:
Text File  |  1992-07-25  |  1.3 KB  |  35 lines
  1. Newsgroups: comp.lsi.cad
  2. Path: sparky!uunet!cis.ohio-state.edu!zaphod.mps.ohio-state.edu!cs.utexas.edu!sdd.hp.com!caen!destroyer!ubc-cs!unixg.ubc.ca!kakwa.ucs.ualberta.ca!acs.ucalgary.ca!shoham
  3. From: shoham@enel.ucalgary.ca (Idan Shoham)
  4. Subject: Simulation Benchmarks
  5. Message-ID: <92Jul24.222320.18454@acs.ucalgary.ca>
  6. Sender: shoham@enel.ucalgary.ca (Idan Shoham)
  7. Date: Fri, 24 Jul 92 22:23:20 GMT
  8. Nntp-Posting-Host: eneli.enel.ucalgary.ca
  9. Organization: ECE Department, U. of Calgary, Calgary, Alberta, Canada
  10. Lines: 23
  11.  
  12. Hi all,
  13.  
  14. We've developed a home-grown logic and functional-level digital circuit
  15. simulator here in our department, and are looking for appropriate
  16. benchmarks (ie. combinational and sequential circuits) to see how fast
  17. it is relative to other software out there.
  18.  
  19. We've been comparing it to Verilog (by Cadence), and at the gate level 
  20. of abstraction it compares quite favourably.  However, we would like to
  21. know if there are any standard circuits we can use to get results which
  22. are easier to compare to other authors' results.
  23.  
  24. Thanks for any help that can be provided,
  25.  
  26. Idan
  27. ---------------------------------------------------------------------------
  28. shoham@enel.ucalgary.ca
  29.  
  30. -- 
  31. Idan
  32. ---------------------------------------------------------------------------
  33. shoham@enel.ucalgary.ca
  34.  
  35.