home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / lang / verilog / 281 < prev    next >
Encoding:
Internet Message Format  |  1992-07-27  |  1.7 KB
  1. Path: sparky!uunet!mcsun!uknet!brunel!eepgcda
  2. From: Chijioke.Anyanwu@brunel.ac.uk (Chijioke D Anyanwu)
  3. Newsgroups: comp.lang.verilog
  4. Subject: Getting round verilog hierarchical structure
  5. Message-ID: <Bs23x4.330@brunel.ac.uk>
  6. Date: 27 Jul 92 16:46:15 GMT
  7. Organization: Brunel University, West London, UK
  8. Lines: 42
  9.  
  10. Modules in Verilog are organised in a hierarchical structure which,
  11. presumably, is in keeping in line with standard programming practice.
  12. However, I've come up against situations when this rigid structure has
  13. been a problem. 
  14.  
  15. As a simple example, consider the system below in which A, B and C are
  16. modules (representing hardware blocks) with dedicated links to each other.
  17.  
  18.                   _______
  19.                   |     |
  20.                   |  A  |
  21.                   |     |
  22.                   -------
  23.                   /    |
  24.                  /     |
  25.                 /      |
  26.              -------       |
  27.              |     |       |
  28.              |  B  |       |
  29.              |     |       |
  30.              -------       |
  31.                \       |
  32.                 \      |
  33.                  \     |
  34.                   -------
  35.                   |     |
  36.                   |  C  |
  37.                   |     |
  38.                   -------
  39.  
  40. In developing a verilog model, A could instantiate B and C but, as far as
  41. I can see, this would then mean the link from B to C would not be possible
  42. as there is no way of directly linking a module to another module which it
  43. is neither instantiated by nor instantiates.
  44.  
  45. I've usually been able to get round this using one of two methods of
  46. indirect linking (which I call transit and transmission) but while they 
  47. work alright, it's just not the same as direct links and can be quite
  48. inconvenient. I'd like to know if anyone else has had this problem and if
  49. there is some hidden means of implementing direct links in such situations.
  50.  
  51. Chijioke.
  52.