home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8496 < prev    next >
Encoding:
Internet Message Format  |  1992-07-31  |  1.0 KB
  1. Path: sparky!uunet!olivea!sgigate!odin!ledzep.asd.sgi.com!krish
  2. From: krish@ledzep.asd.sgi.com (Krishnan Sridhar)
  3. Newsgroups: comp.arch
  4. Subject: Trap Barrier Instructions
  5. Message-ID: <1992Jul31.200501.10352@odin.corp.sgi.com>
  6. Date: 31 Jul 92 20:05:01 GMT
  7. Sender: news@odin.corp.sgi.com (Net News)
  8. Distribution: usa
  9. Organization: Silicon Graphics, Inc.
  10. Lines: 22
  11. Nntp-Posting-Host: ledzep.asd.sgi.com
  12.  
  13.  
  14. As I understand it, a trap barrier instruction (as in alpha and
  15. possibly other architectures I am not aware of) is used
  16. to force a precise trap/exception to take place, when the basic
  17. exception handling mechanism itself is defined to be imprecise.
  18.  
  19. Questions:
  20.  
  21.     (1) Is this correct?
  22.  
  23.     (2) If so, how does it work? (How does putting this
  24.         instruction in the instruction stream enable the CPU
  25.         to preserve the exact state when the exception occured?)
  26.  
  27. Another related question: For machines which support only imprecise
  28. exceptions, how do you *fully* recover from that state when you don't know
  29. what caused it?
  30.  
  31.  
  32. Thanks in advance!!
  33.  
  34. - Krishnan
  35.