home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8494 < prev    next >
Encoding:
Internet Message Format  |  1992-07-31  |  2.3 KB
  1. Path: sparky!uunet!stanford.edu!unix!clipper!baxter
  2. From: baxter@clipper.ingr.com (Bill Baxter)
  3. Newsgroups: comp.arch
  4. Subject: Re: Code Repositioning on MIPS Systems?
  5. Summary: Yes there are companies that are repositioning within procedures
  6. Message-ID: <1992Jul31.163351.21192@clipper.ingr.com>
  7. Date: 31 Jul 92 16:33:51 GMT
  8. References: <32580130@hpcuhe.cup.hp.com> <32580131@hpcuhe.cup.hp.com>
  9. Organization: Intergraph Advanced Processor Division - Palo Alto, CA
  10. Lines: 37
  11.  
  12. In article <32580131@hpcuhe.cup.hp.com>, daryl@hpcuhe.cup.hp.com (Daryl Odnert) writes:
  13. > According to the information I've been sent via e-mail, MIPS has a
  14. > postprocessor tool called "cord" which can reposition the procedures
  15. > within an executable file so that run time cache conflicts will
  16. > be reduced.  The positioning is guided by information in "feedback
  17. > files" which are generated by the "prof" command with the -feedback
  18. > option.
  19. > 
  20. > Does anyone know of any existing tools or planned enhancements to cord
  21. > that will reposition the basic blocks of code within procedures so that
  22. > taken conditional branches are reduced?  Is anyone aware of any tools
  23. > or compilers that perform this optimization on ANY existing architecture?
  24. > 
  25. > Daryl Odnert     daryl@cup.hp.com
  26. > Hewlett-Packard
  27. > Cupertino, California
  28.  
  29. Daryl,
  30.  
  31. We published an article in the 1991 COMPCON proceedings and feedback directed
  32. optimizations on the C400 architecture.  We don't exactly implement the
  33. algorithms in that paper, but the affect is pretty much the same.
  34. We use feedback directed optimi- zations to do such things as reorder
  35. conditional branches to reduces the frequency of branches taken, guide
  36. global register allocation, and speculative delay slot filling.  We have
  37. used these optimizations for our SPEC publication, and they generally
  38. available in the compiler.  In addition to the optimizations we currently
  39. perform and ones we will soon be performing, the feedback information is
  40. also valuable for programmer feedback.  We have implemented instruction
  41. frequency analysis tools, call graph analysis tools, and test coverage
  42. generation tools.
  43.  
  44.  
  45. -- 
  46. =-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
  47. Bill Baxter   Compiler Group: Advanced Processor Division   (415)852-2333
  48. baxter@clipper.clipper.ingr.com  ----  2400 Geng Rd., Palo Alto, CA 94303
  49.