home *** CD-ROM | disk | FTP | other *** search
/ NetNews Usenet Archive 1992 #16 / NN_1992_16.iso / spool / comp / arch / 8489 < prev    next >
Encoding:
Internet Message Format  |  1992-07-31  |  1.4 KB
  1. Path: sparky!uunet!crdgw1!rdsunx.crd.ge.com!ariel!davidsen
  2. From: davidsen@ariel.crd.GE.COM (william E Davidsen)
  3. Newsgroups: comp.arch
  4. Subject: Re: Cached DRAM from Mitsubishi
  5. Message-ID: <1992Jul31.142003.28584@crd.ge.com>
  6. Date: 31 Jul 92 14:20:03 GMT
  7. References: <1992Jul30.003907.10654@eng.ufl.edu> <1992Jul30.142857.10787@ntuix.ntu.ac.sg> <1992Jul30.162750.14677@eng.ufl.edu>
  8. Sender: usenet@crd.ge.com (Required for NNTP)
  9. Reply-To: davidsen@crd.ge.com (bill davidsen)
  10. Organization: GE Corporate R&D Center, Schenectady NY
  11. Lines: 16
  12. Nntp-Posting-Host: ariel.crd.ge.com
  13.  
  14. One implication of all this is that in future designs memory may
  15. provide a data available signal, and be variable speed. This is an
  16. interesting concept, and somewhat reminds me of the AT bus with a "0ws"
  17. line to indicate zero wait state memory. I could envision all memory
  18. being 0ws, with a latch logic something like "if dav not active on next
  19. clock raise wait and hold until dav."
  20.  
  21. Of course the "wait" would be the bus interface unit, and not the CPU
  22. itself, hopefully. Not too different from what we have in some systems
  23. today, except the wait would originate on the memory chip rather than
  24. the support logic.
  25. -- 
  26. bill davidsen, GE Corp. R&D Center; Box 8; Schenectady NY 12345
  27.     It never ceases to amaze me that otherwise rational people, able to
  28.     understand calculus, compound interest, and the income tax form, can
  29.     continue to believe that poker is a game of chance.
  30.